JPS61188628A - 情報処理装置における命令処理制御方式 - Google Patents
情報処理装置における命令処理制御方式Info
- Publication number
- JPS61188628A JPS61188628A JP60027555A JP2755585A JPS61188628A JP S61188628 A JPS61188628 A JP S61188628A JP 60027555 A JP60027555 A JP 60027555A JP 2755585 A JP2755585 A JP 2755585A JP S61188628 A JPS61188628 A JP S61188628A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- entry
- update
- waiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、情報処理装置における命令処理制御方式、特
に演算に用いるオペランドの読出起動制御に必要なレジ
スタ更新待ち情報の制御方式に関する。
に演算に用いるオペランドの読出起動制御に必要なレジ
スタ更新待ち情報の制御方式に関する。
従来、この種の情報処理装置においては、命令処理を複
数のステージに分割し、処理系をいわゆるツクイブライ
ン構成にすることによシ、各ステージの処理をオーバラ
ップさせて命令処理のスループットの改善を図ってきた
。ところが、命令の演算処理が複雑になると、処理フ、
ニーズのステージの段数が増加し、命令の実行結果が得
られるまでの時間が非常に長くなることは言うまでもな
い。
数のステージに分割し、処理系をいわゆるツクイブライ
ン構成にすることによシ、各ステージの処理をオーバラ
ップさせて命令処理のスループットの改善を図ってきた
。ところが、命令の演算処理が複雑になると、処理フ、
ニーズのステージの段数が増加し、命令の実行結果が得
られるまでの時間が非常に長くなることは言うまでもな
い。
従来の命令処理では、原則として先行する命令の演算結
果が確定するのを待って後続の命令の演算処理フェーズ
の起動をかけていたため、演算処理フェーズが非常に長
い命令が実行されると、演算結果が確定するまで後続の
命令の演算開始が待たされることになシ８処理効率が著
しく低下するという問題があった。
果が確定するのを待って後続の命令の演算処理フェーズ
の起動をかけていたため、演算処理フェーズが非常に長
い命令が実行されると、演算結果が確定するまで後続の
命令の演算開始が待たされることになシ８処理効率が著
しく低下するという問題があった。
そこで、この問題を除くために、命令の解読時に、該命
令の演算に必要なオペランドが先行する命令の演算によ
る更新待ちか否かを判定し、更新待ちでない場合には先
行する命令の終了を待たずに後続の命令の演算処理を開
始させる方法を採ることができる。これによって、上記
のごとき処理効率の低下を最小限におさえることができ
る。しかし、このような従来の情報処理装置においては
。
令の演算に必要なオペランドが先行する命令の演算によ
る更新待ちか否かを判定し、更新待ちでない場合には先
行する命令の終了を待たずに後続の命令の演算処理を開
始させる方法を採ることができる。これによって、上記
のごとき処理効率の低下を最小限におさえることができ
る。しかし、このような従来の情報処理装置においては
。
更誓待ちレジスタ番号を登録するへ夕、りと、該命令の
演算結果を格納するレジスタのレジスタ番号を命令処理
に伴なって持ち廻っていくためのレジスタ番号持ち廻シ
回路とを備えることにより。
演算結果を格納するレジスタのレジスタ番号を命令処理
に伴なって持ち廻っていくためのレジスタ番号持ち廻シ
回路とを備えることにより。
命令の演算起動時に該命令のオペランドが更新待ちであ
るか否かを、該オペランドのレジスタ番号と上記更新待
レジスタ番号登録スタックに登録されているレジスタ番
号との比較によシ検出し、その結果オペランドが更新待
ちである場合には、その更新待ちが解除されるまで演算
起動を待たせ。
るか否かを、該オペランドのレジスタ番号と上記更新待
レジスタ番号登録スタックに登録されているレジスタ番
号との比較によシ検出し、その結果オペランドが更新待
ちである場合には、その更新待ちが解除されるまで演算
起動を待たせ。
更新待ちでない場合には、その命令の演算結果を格納す
るレジスタ番号を上記更新待レジスタ登録スタックに登
録して演算を開始する。そして、この演算フェーズの間
、演算結果を格納すべきレジスタ番号を処理の進行に伴
なって持ち廻シ、演算結果が出た時点でその演算結果を
上記持ち廻ってき□゛たレジスタ番号で指示されるレジ
スタに格納すると共に、上記更新待ちレジスタ登録スタ
ックに登録されているレジスタ番号を解除する。
るレジスタ番号を上記更新待レジスタ登録スタックに登
録して演算を開始する。そして、この演算フェーズの間
、演算結果を格納すべきレジスタ番号を処理の進行に伴
なって持ち廻シ、演算結果が出た時点でその演算結果を
上記持ち廻ってき□゛たレジスタ番号で指示されるレジ
スタに格納すると共に、上記更新待ちレジスタ登録スタ
ックに登録されているレジスタ番号を解除する。
しかし乍ら、こめ種従来の情報処理装置においては、上
記レジスタバンクのレジスタ数が増加する傾向にあり、
又・ぐイゾライン１段を短くして演算の高速化を図って
いるために、同じ演算を行なうのに必要なパイプライン
の段数を増加せねばならない。したがって、演算結果を
格納するレジスタ番号を持ち廻るためのレジスタがビッ
ト数１段数共に増加し、全物量が著しく増加するという
欠点があった。
記レジスタバンクのレジスタ数が増加する傾向にあり、
又・ぐイゾライン１段を短くして演算の高速化を図って
いるために、同じ演算を行なうのに必要なパイプライン
の段数を増加せねばならない。したがって、演算結果を
格納するレジスタ番号を持ち廻るためのレジスタがビッ
ト数１段数共に増加し、全物量が著しく増加するという
欠点があった。
本発明の目的は、レジスタ更新待ちを管理するために、
レジスタ更新待ち管理スタックに演算結果格納レジスタ
番号を登録し、格納タイミングをスタックのエントリに
対応するカウンタで管−埋することによって、従来の制
御方式のごとく演算結果格納レジスタ番号を演算処理中
持ち廻ることの必要性を排除し、結果として少量の金物
で命令処理を行゛うことのできる経済的な情報処理装置
における制御方式を提供することにある。
レジスタ更新待ち管理スタックに演算結果格納レジスタ
番号を登録し、格納タイミングをスタックのエントリに
対応するカウンタで管−埋することによって、従来の制
御方式のごとく演算結果格納レジスタ番号を演算処理中
持ち廻ることの必要性を排除し、結果として少量の金物
で命令処理を行゛うことのできる経済的な情報処理装置
における制御方式を提供することにある。
本発明による命令処理制御方式は、命令により演算オ（
う／ド、または演算結果を読み・書きするレジスタバン
クと、互いに独立して動作する複数の演算部と、前記レ
ジスタバンクからこれ等演算部に対してオ（ランドを供
給したり、これ等演算部の演算結果を前記レジスタバン
クへ移送制御する制御部とを含み構成された情報処理装
置において、該制御部に、解読した命令の演算結果を格
納する前記レジスタバンクのレジスタ番号と該レジスタ
番号で指示されるレジスタが先行する命令による更新待
ちであることを示す更新待ち指示ビツト情報とを登録す
るエントリを複数個もつスタックと、オペランド読出し
忙先立って命令により指定されるオペランド読出レジス
タ番号と前記スタックの各エントリに登録されたレジス
タ番号との一致をチェックして、一致したエントリ番号
を出力する一致エントリ検出手段と、゛前記検出された
エントリ番号を命令の演算開始まで該命令の解読の゛進
行に伴なって保持するエン） １７番号保持手段と、オ
ペランド読出時に前記保持されたエントリ番号で指定さ
れるエントリに登録されている更新待指示ビ、ト情報の
みをチェックして、オペランドが格納されているレジス
タが更新待ちであるか否かを検出する更新待ち検出手段
と、該更新待ち検゛出手段からの検出結果が更新待ちＴ
：′あった場合には該更新待ちが解除されるまで該オペ
ランド読出を待たせる制御手段と、前記スタ、りの・各
エントリと１対１に対応し、該エントリに登−されてい
るレジスタが更新されるタイミン”グを計数するカラシ
タと、該カウンタが所定の値にな゛っ゛た時点で対応す
るエントリの更新待指示ピット情報をリセットする更新
待指示情報解除手段とを具備したことを特徴とする。
う／ド、または演算結果を読み・書きするレジスタバン
クと、互いに独立して動作する複数の演算部と、前記レ
ジスタバンクからこれ等演算部に対してオ（ランドを供
給したり、これ等演算部の演算結果を前記レジスタバン
クへ移送制御する制御部とを含み構成された情報処理装
置において、該制御部に、解読した命令の演算結果を格
納する前記レジスタバンクのレジスタ番号と該レジスタ
番号で指示されるレジスタが先行する命令による更新待
ちであることを示す更新待ち指示ビツト情報とを登録す
るエントリを複数個もつスタックと、オペランド読出し
忙先立って命令により指定されるオペランド読出レジス
タ番号と前記スタックの各エントリに登録されたレジス
タ番号との一致をチェックして、一致したエントリ番号
を出力する一致エントリ検出手段と、゛前記検出された
エントリ番号を命令の演算開始まで該命令の解読の゛進
行に伴なって保持するエン） １７番号保持手段と、オ
ペランド読出時に前記保持されたエントリ番号で指定さ
れるエントリに登録されている更新待指示ビ、ト情報の
みをチェックして、オペランドが格納されているレジス
タが更新待ちであるか否かを検出する更新待ち検出手段
と、該更新待ち検゛出手段からの検出結果が更新待ちＴ
：′あった場合には該更新待ちが解除されるまで該オペ
ランド読出を待たせる制御手段と、前記スタ、りの・各
エントリと１対１に対応し、該エントリに登−されてい
るレジスタが更新されるタイミン”グを計数するカラシ
タと、該カウンタが所定の値にな゛っ゛た時点で対応す
るエントリの更新待指示ピット情報をリセットする更新
待指示情報解除手段とを具備したことを特徴とする。
次に１本発明による情報処理装置の制御方式について１
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
第２図は本発明による実施例の構成を示すブロック図で
ある。この例は、演算オペランド、或いは演算結果を格
納するレジスタバンク１．互いに独立して動作する複数
の）Ｊ？イブライン構成による演算器２−１〜２−ｎ、
レジスタバンク１から演算器群２−１〜２−ｎへ演算に
必要なオペランドを供給するデータＡ？ス３．演算器群
２−１〜２−ｎの演算結果をレジスタバンク１へ移送す
るデータＡ？ス４．及び上記各構成要素を制御する・ぐ
イブライン構成の制御部５とから構成されている。さら
に、第１図は、第２図における制御部５の具体的な構成
例を示したものである。この制御部は、読み出された命
令を保持する命令保持レジ・スタ５１と、演算処理中の
命令の演算結果を格納するためのレジスタバンク１のレ
ジスタ番号を登録するフィールドＦ！及び該レジスタが
更新待ちであることを示す指示ビット情報を登録するフ
ィードＦ２から成る複数のエントリで構成される更新待
ちレジスタ管理スタック５２と、スタック５”２の各エ
ントリと１対１に対応して任意の値が設定され、カウン
ト起動信！を与えることによシカウテトダウンが開始さ
れ、カウントが所定の値に達した時点で対応するエント
リの更新待ち指示♂ット情報をリセットする苑めの信号
を発生するカウンタ５３と。
ある。この例は、演算オペランド、或いは演算結果を格
納するレジスタバンク１．互いに独立して動作する複数
の）Ｊ？イブライン構成による演算器２−１〜２−ｎ、
レジスタバンク１から演算器群２−１〜２−ｎへ演算に
必要なオペランドを供給するデータＡ？ス３．演算器群
２−１〜２−ｎの演算結果をレジスタバンク１へ移送す
るデータＡ？ス４．及び上記各構成要素を制御する・ぐ
イブライン構成の制御部５とから構成されている。さら
に、第１図は、第２図における制御部５の具体的な構成
例を示したものである。この制御部は、読み出された命
令を保持する命令保持レジ・スタ５１と、演算処理中の
命令の演算結果を格納するためのレジスタバンク１のレ
ジスタ番号を登録するフィールドＦ！及び該レジスタが
更新待ちであることを示す指示ビット情報を登録するフ
ィードＦ２から成る複数のエントリで構成される更新待
ちレジスタ管理スタック５２と、スタック５”２の各エ
ントリと１対１に対応して任意の値が設定され、カウン
ト起動信！を与えることによシカウテトダウンが開始さ
れ、カウントが所定の値に達した時点で対応するエント
リの更新待ち指示♂ット情報をリセットする苑めの信号
を発生するカウンタ５３と。
命令によシ必要なオペランドが格納されているレジスタ
番号と更新待ちレジスタ管理スタック５２に登録されて
いるレジスタ番号とを比較し、一致しているエントリ番
号を出力する一致検出回路５４−１．５４−２と、−数
構出回路５４−１゜５４−２から出力されたエントリ番
号及び演算結果を格納するためのレジスタ番号を登録し
たエントリ番号を命令処理の進行に伴なって演算起動時
まで持ち廻るためのエントリ番号持ち廻り用保持レジス
タ５５−１．５５−２と、演算起動前に上記持ち廻って
きたオにランド格納エントリ番号によシ更新待レジスタ
管理スタック５２に登録されているレジスタ更新時指示
ビット情報を読み出し。
番号と更新待ちレジスタ管理スタック５２に登録されて
いるレジスタ番号とを比較し、一致しているエントリ番
号を出力する一致検出回路５４−１．５４−２と、−数
構出回路５４−１゜５４−２から出力されたエントリ番
号及び演算結果を格納するためのレジスタ番号を登録し
たエントリ番号を命令処理の進行に伴なって演算起動時
まで持ち廻るためのエントリ番号持ち廻り用保持レジス
タ５５−１．５５−２と、演算起動前に上記持ち廻って
きたオにランド格納エントリ番号によシ更新待レジスタ
管理スタック５２に登録されているレジスタ更新時指示
ビット情報を読み出し。
該情報が更新待を示している場合には、その更新待が解
除されるまで演算の起動を待たせ、該情報が更新待を示
していない場合には、直ちに演算の起動をかけると同時
に、前記演算結果格納エントリ番号で示されるエントリ
の更新待指示ビット情報を更新待にし、該エントリに対
応す５るカウンタに対してカウント指示信号を発生する
制御手段５７とから構成される。
除されるまで演算の起動を待たせ、該情報が更新待を示
していない場合には、直ちに演算の起動をかけると同時
に、前記演算結果格納エントリ番号で示されるエントリ
の更新待指示ビット情報を更新待にし、該エントリに対
応す５るカウンタに対してカウント指示信号を発生する
制御手段５７とから構成される。
このように構成された実施例の動作について。
以下に説明する。まず、ｙ、２フイールドで指定される
命令保持レジスタ５１の内容をオペランドとして演算を
行危う。その演算結果ｆｘフィールドで指定されるレジ
スタに格納するために、命令■が命令レジスタ５１にセ
ットされた場合１本命令の演算結果は格納すべきレジス
タ番号を更新待レジスタ管理スタック５２の更新待レジ
スタ番号登録フィールドＦ１に登録される一方’ ”Ｉ
ｅ Ｚフィールドで示されるオペランドレジスタ番号
は、先行する命令によってすでに上記スタック５２に登
録されているか否かを一致検出回路５４−１ 、５４−
２によシチェックされる。その結果、一致が検出されな
ければ、命令解読処理からオイランド読出を実行して演
算処理へと移る。
命令保持レジスタ５１の内容をオペランドとして演算を
行危う。その演算結果ｆｘフィールドで指定されるレジ
スタに格納するために、命令■が命令レジスタ５１にセ
ットされた場合１本命令の演算結果は格納すべきレジス
タ番号を更新待レジスタ管理スタック５２の更新待レジ
スタ番号登録フィールドＦ１に登録される一方’ ”Ｉ
ｅ Ｚフィールドで示されるオペランドレジスタ番号
は、先行する命令によってすでに上記スタック５２に登
録されているか否かを一致検出回路５４−１ 、５４−
２によシチェックされる。その結果、一致が検出されな
ければ、命令解読処理からオイランド読出を実行して演
算処理へと移る。
上記チェックの結果、一致が検出された場合には、−数
構出回路５４−１．５４−２から出力される一致エント
リ番号をエントリ番号持ち廻シ用保持レジスタ５５−１
．５５−２にセットし、命令処理に伴４って持ち廻る。
構出回路５４−１．５４−２から出力される一致エント
リ番号をエントリ番号持ち廻シ用保持レジスタ５５−１
．５５−２にセットし、命令処理に伴４って持ち廻る。
そして、演算処理起動時に、エン） ＩＪ番号で指定さ
れるエントリの更新待指示ビット情報を読み出し、その
情報が更新待を示していない場合には直ちに演算処理を
開始する。更新待を示している場合には、その更新待が
解除されるまで該命令の演算処理の起動を待ち合わせる
。
れるエントリの更新待指示ビット情報を読み出し、その
情報が更新待を示していない場合には直ちに演算処理を
開始する。更新待を示している場合には、その更新待が
解除されるまで該命令の演算処理の起動を待ち合わせる
。
なお、上記の演算起動時には、演算結果格納レジスタ番
号を登録したエントリの更新待指示ビットを更新待忙し
、該スタックに対応するカウンタ５３に演算結果が得ら
れるまでに必要な時間をセットし、カウントダウンを開
始させる。パイプライン構成になっている演算器２−１
〜２−ｎにおいて、演算処理が進行するにつれてカウン
タ５３がカウントダウンされる。そして、その値が０に
なった時点、すなわち演算結果が得られた時点でカウン
タ５３に対応する更新待レジスタ管理ネタツク５２のエ
ントリ忙登録されている演算結果格納レジスタ番号で指
定されるレジスタに演算結果を格納し、同エン） ＩＪ
の更新待指示ビット情報を解除する。
号を登録したエントリの更新待指示ビットを更新待忙し
、該スタックに対応するカウンタ５３に演算結果が得ら
れるまでに必要な時間をセットし、カウントダウンを開
始させる。パイプライン構成になっている演算器２−１
〜２−ｎにおいて、演算処理が進行するにつれてカウン
タ５３がカウントダウンされる。そして、その値が０に
なった時点、すなわち演算結果が得られた時点でカウン
タ５３に対応する更新待レジスタ管理ネタツク５２のエ
ントリ忙登録されている演算結果格納レジスタ番号で指
定されるレジスタに演算結果を格納し、同エン） ＩＪ
の更新待指示ビット情報を解除する。
以上の説明によシ明らかなように１本発明によれば、レ
ジスタ更新待ちを管理するため、レジスタ更新待ち管理
スタックに演算結果格納レジスタ番号を登録し、格納タ
イミングをスタフ、りのエントリに対応するカランシで
管理することによ、シ、。
ジスタ更新待ちを管理するため、レジスタ更新待ち管理
スタックに演算結果格納レジスタ番号を登録し、格納タ
イミングをスタフ、りのエントリに対応するカランシで
管理することによ、シ、。
処理に必要な持ち廻シ情報を削、減し８よ゛シ少量の金
物で命令処理を行うことが可能３とクシ、処理の効率と
経済性の向上に対して得られる効果は太き（１・
物で命令処理を行うことが可能３とクシ、処理の効率と
経済性の向上に対して得られる効果は太き（１・
第１図は、第２図における制御部の具体的な構成例を示
すブロック図、第２図は本発明による実施例の構成を示
すブロック図である。 図に・おいて、１はレジスタバンク、２−１〜２−１ｎ
は演算器、５は制御部、５１は命令保持レジスタ。 ５２は更新待ちレジスタ管理スタック、５３はカウンタ
、５３ａはカウンタ回路、５３ｂは更新待解除回路、５
４−１．５４−２は一致検出回路。 ５５−１．５５−２はエン） ＩＪ番号持ち廻り用保持
レジスタ、５６はクロック回路、５７は制御回路、５８
はデコード回路である・ 第１因 Ｓカクント起勧イ！号
すブロック図、第２図は本発明による実施例の構成を示
すブロック図である。 図に・おいて、１はレジスタバンク、２−１〜２−１ｎ
は演算器、５は制御部、５１は命令保持レジスタ。 ５２は更新待ちレジスタ管理スタック、５３はカウンタ
、５３ａはカウンタ回路、５３ｂは更新待解除回路、５
４−１．５４−２は一致検出回路。 ５５−１．５５−２はエン） ＩＪ番号持ち廻り用保持
レジスタ、５６はクロック回路、５７は制御回路、５８
はデコード回路である・ 第１因 Ｓカクント起勧イ！号
Claims (1)
- １、命令により演算オペランド、または演算結果を読み
書きするレジスタバンクと、互いに独立して動作する複
数の演算部と、前記レジスタバンクからこれ等演算部に
対してオペランドを供給したり、これ等演算部の演算結
果を前記レジスタバンクへ移送制御する制御部とを含み
構成された情報処理装置において、該制御部に、解読し
た命令の演算結果を格納する前記レジスタバンクのレジ
スタ番号と該レジスタ番号で指示されるレジスタが先行
する命令による更新待ちであることを示す更新待ち支持
ビット情報とを登録するエントリを複数個もつスタック
と、オペランド読出しに先立って命令により指定される
オペランド読出レジスタ番号と前記スタックの各エント
リに登録されたレジスタ番号との一致をチェックして、
一致したエントリ番号を出力する一致エントリ検出手段
と、前記検出されたエントリ番号を命令の演算開始まで
該命令の解説の進行に伴なって保持するエントリ番号保
持手段と、オペランド読出時に前記保持されたエントリ
番号で指定されるエントリに登録されている更新待指示
ビット情報のみをチェックして、オペランドが格納され
ているレジスタが更新待ちであるか否かを検出する更新
待ち検出手段と、該更新待ち検出手段からの検出結果が
更新待ちであった場合には該更新待ちが解除されるまで
該オペランド読出を待たせる制御手段と、前記スタック
の各エントリと１対１に対応し、該エントリに登録され
ているレジスタが更新されるタイミングを計数するカウ
ンタと、該カウンタが所定の値になった時点で対応する
エントリの更新待指示ビット情報をリセットする更新待
指示情報解除手段とを具備したことを特徴とする命令処
理制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027555A JPS61188628A (ja) | 1985-02-16 | 1985-02-16 | 情報処理装置における命令処理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027555A JPS61188628A (ja) | 1985-02-16 | 1985-02-16 | 情報処理装置における命令処理制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188628A true JPS61188628A (ja) | 1986-08-22 |
Family
ID=12224298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027555A Pending JPS61188628A (ja) | 1985-02-16 | 1985-02-16 | 情報処理装置における命令処理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01224840A (ja) * | 1988-03-04 | 1989-09-07 | Nec Corp | 情報処理装置におけるバイパスライン制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114949A (en) * | 1981-01-05 | 1982-07-17 | Nec Corp | Data processor |
| JPS57206982A (en) * | 1981-06-15 | 1982-12-18 | Fujitsu Ltd | Instruction controlling system |
-
1985
- 1985-02-16 JP JP60027555A patent/JPS61188628A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114949A (en) * | 1981-01-05 | 1982-07-17 | Nec Corp | Data processor |
| JPS57206982A (en) * | 1981-06-15 | 1982-12-18 | Fujitsu Ltd | Instruction controlling system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01224840A (ja) * | 1988-03-04 | 1989-09-07 | Nec Corp | 情報処理装置におけるバイパスライン制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745547A (en) | Vector processing | |
| EP0243892B1 (en) | System for guaranteeing the logical integrity of data | |
| US8225076B1 (en) | Scoreboard having size indicators for tracking sequential destination register usage in a multi-threaded processor | |
| EP1550089B1 (en) | Method and apparatus for token triggered multithreading | |
| EP0333366B1 (en) | Context switching method and apparatus for use in a vector processing system | |
| EP0437044A2 (en) | Data processing system with instruction tag apparatus | |
| JPH0766329B2 (ja) | 情報処理装置 | |
| CN110659115A (zh) | 具有硬件辅助任务调度的多线程处理器核 | |
| WO2017021676A1 (en) | An apparatus and method for transferring a plurality of data structures between memory and one or more vectors of data elements stored in a register bank | |
| JPH09138778A (ja) | セマフォ命令用のセマフォ・バッファを用いた装置と方法 | |
| CN108834427B (zh) | 处理向量指令 | |
| JPS61188628A (ja) | 情報処理装置における命令処理制御方式 | |
| US6732251B2 (en) | Register file circuitry | |
| JPH1040103A (ja) | レジスタ・リマップ構造を有する情報処理システム及び方法 | |
| JPH0454638A (ja) | 電子計算機 | |
| JPS60214044A (ja) | マイクロコンピュ−タ | |
| US20250110738A1 (en) | Processor and method for controlling processor | |
| JPH0210455B2 (ja) | ||
| WO2004053715A1 (en) | Data processing system having a cartesian controller | |
| EP0463539B1 (en) | Information processing apparatus | |
| JP3015565B2 (ja) | 複数命令の並列実行機能を持つ情報処理装置 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 | |
| JPH05298092A (ja) | 情報処理装置 | |
| JPH0279122A (ja) | 浮動小数点演算機構 | |
| JP2001092659A (ja) | 投機実行命令例外制御方式 |