JPS61190758A - チヤネルビツト系列をデ−タビツト系列に復号する方法及び復号装置 - Google Patents
チヤネルビツト系列をデ−タビツト系列に復号する方法及び復号装置Info
- Publication number
- JPS61190758A JPS61190758A JP3112585A JP3112585A JPS61190758A JP S61190758 A JPS61190758 A JP S61190758A JP 3112585 A JP3112585 A JP 3112585A JP 3112585 A JP3112585 A JP 3112585A JP S61190758 A JPS61190758 A JP S61190758A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- bit sequence
- bit
- bits
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000015654 memory Effects 0.000 claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送システムのための伝送系に適合した
信号状態を得るための伝送路符号化に関し、デジタル磁
気記録再生系における最小磁化反転間隔を大きくとって
圧縮し高密度化を図った符号化方法や、伝送系に適合す
るように信号周波数成分の低域を抑圧した平衡符号化に
関する。
信号状態を得るための伝送路符号化に関し、デジタル磁
気記録再生系における最小磁化反転間隔を大きくとって
圧縮し高密度化を図った符号化方法や、伝送系に適合す
るように信号周波数成分の低域を抑圧した平衡符号化に
関する。
従来この種の復号方法として第４図に示すものがあった
。データビット系列から変換されて送られて来たチャネ
ルビット系列ａは拘束長ｌのチャネルレジスタ１に一時
蓄えられ、このチャネルレジスタ１の出力により論理回
路２によって前記変換前のデータビット系列すを出力す
る。第５図はこれらの回路のブロック図である。伝送さ
れて来たチャネルピント系列ａはチャネル転送クロック
Ｃにより到着順に各ビットごとにチャネルレジスタ１に
順次蓄えられて行く。第５図では第１表に示す（２，７
） ＲＬ Ｌ Ｃの符号化表による復号装置におけるあ
る時点の変換時間単位に復号すべきビットをり。、旧の
２ビットとし、これ以前の変換時間単位にすでに復号し
たビットＭｏ、 Ｍｃ、 Ｍ＋＋、 ＭＡの４ビットを
ルックビハインド情報として蓄えておき、次の変換時間
単位に復号するビットをＭ２．６の２ビットとして蓄え
る。
。データビット系列から変換されて送られて来たチャネ
ルビット系列ａは拘束長ｌのチャネルレジスタ１に一時
蓄えられ、このチャネルレジスタ１の出力により論理回
路２によって前記変換前のデータビット系列すを出力す
る。第５図はこれらの回路のブロック図である。伝送さ
れて来たチャネルピント系列ａはチャネル転送クロック
Ｃにより到着順に各ビットごとにチャネルレジスタ１に
順次蓄えられて行く。第５図では第１表に示す（２，７
） ＲＬ Ｌ Ｃの符号化表による復号装置におけるあ
る時点の変換時間単位に復号すべきビットをり。、旧の
２ビットとし、これ以前の変換時間単位にすでに復号し
たビットＭｏ、 Ｍｃ、 Ｍ＋＋、 ＭＡの４ビットを
ルックビハインド情報として蓄えておき、次の変換時間
単位に復号するビットをＭ２．６の２ビットとして蓄え
る。
この結果拘束長β＝８で８ビットのチャネルレジスタ１
に直列に入力された各ビットのうち、前記時点の変換時
間単位で復号すべきピッ）Ｍ。＋Ｍ＋は４ビットのルッ
クビハインド情報門＾〜Ｍ、及び２ビットのルックアヘ
ッド情報り、Ｍ３を参照することにより論理回路２で１
ビットのデータビットｂとして復号する。この復号が終
了するとチャネルレジスタ内の各チャネルビット系列は
１変換時間単位すなわち２チャネル転送クロック分シフ
トされ、新に入力された２ビットのチャネルビットとと
もに再び上述の復号動作を行う。
に直列に入力された各ビットのうち、前記時点の変換時
間単位で復号すべきピッ）Ｍ。＋Ｍ＋は４ビットのルッ
クビハインド情報門＾〜Ｍ、及び２ビットのルックアヘ
ッド情報り、Ｍ３を参照することにより論理回路２で１
ビットのデータビットｂとして復号する。この復号が終
了するとチャネルレジスタ内の各チャネルビット系列は
１変換時間単位すなわち２チャネル転送クロック分シフ
トされ、新に入力された２ビットのチャネルビットとと
もに再び上述の復号動作を行う。
しかし上述のような方法ではルックアヘッド情報のほか
に必ずルックビハインド情報が４ビットは必要であり、
チャネルレジスタの拘束長２を８より小さくすることは
出来ない。
に必ずルックビハインド情報が４ビットは必要であり、
チャネルレジスタの拘束長２を８より小さくすることは
出来ない。
本発明は上述のような問題を解決するもので、拘束長の
短いチャネルレジスタを使用することができる方法並び
に装置を提供するものである。
短いチャネルレジスタを使用することができる方法並び
に装置を提供するものである。
本発明はルックビハインド情報のピント数を半減もしく
は全廃するために状態メモリを使用することによりチャ
ネルレジスタを簡略化するものである。
は全廃するために状態メモリを使用することによりチャ
ネルレジスタを簡略化するものである。
上述のように従来例の場合より簡単な装置でチャネルピ
ント系列を元のデータビット系列に復号するものである
。
ント系列を元のデータビット系列に復号するものである
。
第１図は本発明の復号方法の基本動作を示すブロック図
で、伝送されて来たｎビットのチャネルビット系列ａは
一旦拘束長ｌ′のチャネルレジスタｌに蓄えられる。こ
の蓄えられたビットは論理回路２によりｎビットの状態
メモリ３にｅで入力し、必要時にｆで出力して論理回路
２で前記ｆとチャネルレジスタの中の特定ピントをルッ
クアヘッド情報およびルックビハインド情報として使用
してｍビットのデータビットｂとして復号する。
で、伝送されて来たｎビットのチャネルビット系列ａは
一旦拘束長ｌ′のチャネルレジスタｌに蓄えられる。こ
の蓄えられたビットは論理回路２によりｎビットの状態
メモリ３にｅで入力し、必要時にｆで出力して論理回路
２で前記ｆとチャネルレジスタの中の特定ピントをルッ
クアヘッド情報およびルックビハインド情報として使用
してｍビットのデータビットｂとして復号する。
第２図は本発明の第１の実施例のブロック図で、伝送さ
れて来たチャネルビット系列ａはチャネルレジスタ１の
中の各メモリにチャネル転送クロックＣに従って順次入
力する。この状態はＭｌｌ、 ）ＩＡ。
れて来たチャネルビット系列ａはチャネルレジスタ１の
中の各メモリにチャネル転送クロックＣに従って順次入
力する。この状態はＭｌｌ、 ）ＩＡ。
Ｍｏ、 Ｍｌｌ Ｍｔ＝ Ｌに示す６ビットの情報であ
る。
る。
このときアンド回路、オア回路、ノット回路よりなる論
理回路２はチャネルレジスタ１の出力状態から１ビット
の状態メモリ３への入力ｅを発生する。
理回路２はチャネルレジスタ１の出力状態から１ビット
の状態メモリ３への入力ｅを発生する。
また論理回路２は前記チャネルレジスタ１の中の現時点
の変換時間単位内で復号すべきチャネルビットＭｏ、Ｍ
ｌを現在の変換時間単位前の変換時間単位で復号した２
ビットのルックビハインド情報Ｍａ、 Ｍｌｌ及び次の
変換時間単位で復号する２ビットのルックアヘッド情報
Ｍｚ 、 Ｍｌおよび１ビットの状態メ°モリ３の出力
ｆを参照することによりｌビットのデータビットｂとし
て復号する。
の変換時間単位内で復号すべきチャネルビットＭｏ、Ｍ
ｌを現在の変換時間単位前の変換時間単位で復号した２
ビットのルックビハインド情報Ｍａ、 Ｍｌｌ及び次の
変換時間単位で復号する２ビットのルックアヘッド情報
Ｍｚ 、 Ｍｌおよび１ビットの状態メ°モリ３の出力
ｆを参照することによりｌビットのデータビットｂとし
て復号する。
この復号が終了した後チャネルレジスタｌ内のチャネル
ビット系列は１変換時間単位分シフトされ、４２ビット
のチャネルビット系列が新に入力される。
ビット系列は１変換時間単位分シフトされ、４２ビット
のチャネルビット系列が新に入力される。
またこの間に状態メモリの入力ｅはデータ転送クロック
ｄにより状態メモリの出力ｆとしてシフトされる。これ
らの一連の動作により、■変換時間単位後の次の復号が
行われる。
ｄにより状態メモリの出力ｆとしてシフトされる。これ
らの一連の動作により、■変換時間単位後の次の復号が
行われる。
第３図は本発明の第２の実施例のブロック図で、伝送さ
れて来たチャネルビット系列ａはチャネルレジスタ１の
中の各メモリにチャネル転送クロックＣに従って順次入
力する。この状態は阿。９Ｍ１゜６、Ｍ、に示′？ｉ４
ビットの情報である。
れて来たチャネルビット系列ａはチャネルレジスタ１の
中の各メモリにチャネル転送クロックＣに従って順次入
力する。この状態は阿。９Ｍ１゜６、Ｍ、に示′？ｉ４
ビットの情報である。
このとき論理回路２はチャネルレジスタｌの中の現時点
の変換時間単位で復号すべきチャネルビット門。、Ｍｌ
から１ビットの第１の状態情１１ａｅ、を発生し、第１
の状態メモリ３−１へ入力する。また論理回路２は第１
の状態メモリ３−１の出力ｆ１とチャネルレジスタｌの
台。及び次の変換時間単位で復号する６から１ビットの
第２の状態情報ｅ２を発生し、第２の状態メモリ３−２
へ入力する。この状態で論理回路２はチャネルレジスタ
１の中の２ビットのチャネルビット門。８Ｍ＋を２ビッ
トのルックアヘッド情報Ｍ２ 、 Ｐｈ及び１ビットの
第２の状態メモＩＪ３−２の出力ｆ２を参照することに
よりｌビットのデータビットｂとして復号する。この場
合ルックビハインド情報は不要となる。
の変換時間単位で復号すべきチャネルビット門。、Ｍｌ
から１ビットの第１の状態情１１ａｅ、を発生し、第１
の状態メモリ３−１へ入力する。また論理回路２は第１
の状態メモリ３−１の出力ｆ１とチャネルレジスタｌの
台。及び次の変換時間単位で復号する６から１ビットの
第２の状態情報ｅ２を発生し、第２の状態メモリ３−２
へ入力する。この状態で論理回路２はチャネルレジスタ
１の中の２ビットのチャネルビット門。８Ｍ＋を２ビッ
トのルックアヘッド情報Ｍ２ 、 Ｐｈ及び１ビットの
第２の状態メモＩＪ３−２の出力ｆ２を参照することに
よりｌビットのデータビットｂとして復号する。この場
合ルックビハインド情報は不要となる。
このあと前記第１の実施例と同様に１変換時間車位分シ
フトされて一連の復号が行われる。
フトされて一連の復号が行われる。
（発明の効果〕
上述のように本発明による復号方法は新たに状態メモリ
を付加することにより、ルックビハインド情報を半減あ
るいは不必要とすることにより、従来例では復号不可能
であったチャネルレジスタの短い拘束長で復号を可能と
することが出来る。
を付加することにより、ルックビハインド情報を半減あ
るいは不必要とすることにより、従来例では復号不可能
であったチャネルレジスタの短い拘束長で復号を可能と
することが出来る。
第１の実施例では拘束長β′＝６で状態メモリは１個、
第２の実施例では拘束長β′−４で状態メモリは２個で
、何れも論理回路のゲート数は同じであるので、復号装
置全体としての回路規模は従来方法より何れも小さくな
り、機器のコストダウンが期待出来るばかりでなく、複
数の伝送路における復号動作を並列多重処理する場合に
本復号方法を適用すれば復号装置全体の参照ビット数が
低減出来るため、メモリへの情報書込み、読み出し時間
の節約となり、システム全体の高速動作が期待出来る。
第２の実施例では拘束長β′−４で状態メモリは２個で
、何れも論理回路のゲート数は同じであるので、復号装
置全体としての回路規模は従来方法より何れも小さくな
り、機器のコストダウンが期待出来るばかりでなく、複
数の伝送路における復号動作を並列多重処理する場合に
本復号方法を適用すれば復号装置全体の参照ビット数が
低減出来るため、メモリへの情報書込み、読み出し時間
の節約となり、システム全体の高速動作が期待出来る。
第１図は本発明の復号方法の基本動作を示すブロック図
、第２図は本発明の第１の実施例のブロック図、第３図
は本発明の第２の実施例のブロック部、第４図は復号方
法の基本動作を示すブロック図、第５図は従来例のブロ
ック図である。 ｌ・・・・・・チャネルレジスタ、２・・・・・・論理
回路、３・・・・・・状態メモリ、ａ・・・・・・チャ
ネルビット系列の入力信号、ｂ・・・・・・データビッ
ト系列の出力信号、Ｃ・・・・・・チャネル転送クロッ
ク、ｄ・・・・・・データ転送クロック。 シ、ユニ５ 箋１凋 チ褌ネルしジスタ 箋３目 簿ｇ肩 ＄ｊ目 ナヤネルＬジスタ ２：＠アビ回Ａト
、第２図は本発明の第１の実施例のブロック図、第３図
は本発明の第２の実施例のブロック部、第４図は復号方
法の基本動作を示すブロック図、第５図は従来例のブロ
ック図である。 ｌ・・・・・・チャネルレジスタ、２・・・・・・論理
回路、３・・・・・・状態メモリ、ａ・・・・・・チャ
ネルビット系列の入力信号、ｂ・・・・・・データビッ
ト系列の出力信号、Ｃ・・・・・・チャネル転送クロッ
ク、ｄ・・・・・・データ転送クロック。 シ、ユニ５ 箋１凋 チ褌ネルしジスタ 箋３目 簿ｇ肩 ＄ｊ目 ナヤネルＬジスタ ２：＠アビ回Ａト
Claims (5)
- （１）データ伝送システムにおけるデータビット系列を
チャネルビット系列に変換して伝送し、このチャネルビ
ット系列を元のデータビット系列に復号する方法におい
て、伝送されて来たチャネルビット系列はチャネル転送
りロックによって６ビットのチャネルレジスタに直列に
入力され、このチャネルレジスタの出力から論理回路に
よって状態メモリへ入力するとともに、前記チャネルレ
ジスタの中の現時点の変換時間単位内の２ビットのチャ
ネルビットを前の変換時間単位内の２ビットのチャネル
レジスタの出力としてルックビハインド情報と、次の変
換時間単位内の２ビットのチャネルレジスタの出力とし
てルックアヘッド情報と、前記状態メモリの出力を参照
することによって前記伝送されたチャネルビットを元の
データビットに変換し、この変換が終了後データ転送り
ロックによって前記各ビットの情報を１変換時間単位分
シフトさせるチャネルビット系列をデータビット系列に
復号する方法。 - （２）データ伝送システムにおけるデータビット系列を
チャネルビット系列に変換して伝送し、このチャネルビ
ット系列を元のデータビット系列に復号する方法におい
て、伝送されて来たチャネルビット系列はチャネル転送
りロックによって４ビットのチャネルレジスタに直列に
入力され、このチャネルレジスタの出力から論理回路に
よって第１の状態メモリへ入力するとともに、この第１
の状態メモリの出力と前記チャネルレジスタの出力から
第２の状態メモリへ入力し、前記論理回路によって前記
チャネルレジスタの中の現時点の変換時間単位内の２ビ
ットのチャネルビットを次の変換時間単位内の２ビット
のチャネルレジスタの出力としてルックアヘッド情報と
、前記第２の状態メモリの出力を参照することによって
前記伝送されたチャネルビットを元のデータビットに変
換し、この変換が終了後データ伝送クロックによって前
記各ビットの情報を１変換時間単位分シフトさせるチャ
ネルビット系列をデータビット系列に復号する方法。 - （３）データ伝送システムにおけるデータビット系列を
チャネルビット系列に変換して伝送し、このチャネルビ
ット系列を元のデータビット系列に復号する装置におい
て、直列に接続された複数ビットのチャネルレジスタと
、論理回路と、状態メモリよりなるチャネルビット系列
をデータビット系列に復号する復号装置。 - （４）前記複数ビットのチャネルレジスタが２ビットの
ルックアヘッド情報と現変換時間単位内の２ビットの復
号すべき情報と２ビットのルックビハインド情報の６ビ
ットより構成され、前記状態メモリが１個で構成された
特許請求の範囲第３項記載のチャネルビット系列をデー
タビット系列に復号する復号装置。 - （５）前記複数ビットのチャネルレジスタが２ビットの
ルックアヘッド情報と現変換時間単位内の２ビットの復
号すべき情報との４ビットより構成され、前記状態メモ
リが２個で構成された特許請求の範囲第３項記載のチャ
ネルビット系列をデータビット系列に復号する復号装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112585A JPS61190758A (ja) | 1985-02-18 | 1985-02-18 | チヤネルビツト系列をデ−タビツト系列に復号する方法及び復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112585A JPS61190758A (ja) | 1985-02-18 | 1985-02-18 | チヤネルビツト系列をデ−タビツト系列に復号する方法及び復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190758A true JPS61190758A (ja) | 1986-08-25 |
Family
ID=12322700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112585A Pending JPS61190758A (ja) | 1985-02-18 | 1985-02-18 | チヤネルビツト系列をデ−タビツト系列に復号する方法及び復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190758A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4787114A (en) * | 1986-10-27 | 1988-11-29 | Toyota Jidosha Kabushiki Kaisha | Wiper driving system for vehicle |
| US4947507A (en) * | 1987-11-24 | 1990-08-14 | Toyota Jidosha Kabushiki Kaisha | Automobile wiper apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142131A (ja) * | 1974-05-02 | 1975-11-15 |
-
1985
- 1985-02-18 JP JP3112585A patent/JPS61190758A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142131A (ja) * | 1974-05-02 | 1975-11-15 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4787114A (en) * | 1986-10-27 | 1988-11-29 | Toyota Jidosha Kabushiki Kaisha | Wiper driving system for vehicle |
| US4947507A (en) * | 1987-11-24 | 1990-08-14 | Toyota Jidosha Kabushiki Kaisha | Automobile wiper apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663724A (en) | 16B/20B encoder | |
| US5608397A (en) | Method and apparatus for generating DC-free sequences | |
| JPH0821958B2 (ja) | コード化方法 | |
| JPH0526271B2 (ja) | ||
| TW200818719A (en) | Low power balance code using data bus inversion | |
| KR880001116A (ko) | 채널 엔코더 | |
| JPS6129578B2 (ja) | ||
| JPS5857774B2 (ja) | ラン長制限可変長語コ−ドの逐次解読装置 | |
| JPS62272726A (ja) | 符号化回路 | |
| US5642113A (en) | Methods and devices for converting a sequence of m-bit information words to a modulated signal and including that signal on a record carrier, devices for decoding that signal and reading it from a record carrier, and that signal | |
| JP3243138B2 (ja) | データ変換方式及び復号方法 | |
| JPS5843934B2 (ja) | シンゴウヘンカンソウチ | |
| JPS60201728A (ja) | データ処理方法 | |
| JP3989839B2 (ja) | 情報処理システム | |
| JP2599999B2 (ja) | 変復調装置 | |
| JPS63209325A (ja) | ｎビツトｍビツト符号変換制御方式 | |
| JPH02119434A (ja) | 符合化回路及び復合化回路 | |
| JPS62164279A (ja) | 符号変換装置 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| SU1439749A1 (ru) | Устройство дл кодировани цифровой информации | |
| SU1249707A1 (ru) | Декодирующее устройство | |
| SU653743A1 (ru) | Устройство декодировани | |
| JP2999020B2 (ja) | 音声ミキシング部におけるグルーピング処理方式 | |
| JPS60128720A (ja) | 逐次復号化回路 | |
| JPH02309821A (ja) | ファノ型逐次復号器 |