JPS61191285A - モ−タ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明のモータの速度制御装置に関し、特にモータ速
度を表わすパルスの時間間隔に対応してモータ速度を制
御する装置に関する。

従来技術 この種の速度制御装置として移動体を駆動するモータに
パルスエンコーダを設けて移動体の移動速度に対応した
ピッチでパルスエンコーダからパルス信号を発生せしめ
、該パルス信号の時間間隔を計測することによってモー
タの回転速度を検出し、この速度信号を用いてモータの
回転速度を制御して前記移動体の移動速度を制御するも
のが提供されている。そして、このものにおいて、高精
度の制御を実行するには、時間の計測に利用されるパル
ス信号の周期は短かくする方が良い。

このため、 （１）　　パルスエンコーダのパルス発生間隔を、機械
的に高密度化する。

（２）パルス信号の立上りと立下りの両方で信号を取り
、２倍の周波数の計測信号を得る。

等の方法がある。

たとえば、複写機の変倍光学走査系駆動機構の様に、複
写倍率に応じてモータの回転速度が変化したり、光学走
査系の往動と復動でモータの回転速度が異なるモータの
制御装置では、一般に、低速回転時でも十分な制御性能
を得る為にパルスエンコーダの周期をなるべく短く設定
するが、高速回転時には、処理装置の処理時間の余裕が
少なくなる。特に、倍率範囲が広い場合や、複写速度を
速くする為に、復動時の速度を速くした場合には、処理
装置はパルスエンコーダのパルスを処理するのに十分な
余裕が得られなくなるという問題が生じる。

たとえば特開昭５９−２００１４号ではパルスエンコー
ダからのパルスの立上りと立下りの両エツジを用いてい
る為、実質的なエンコーダ周波数が２倍となり、低回転
でも秀れた制御性能を得るが、１　　　　　　　　　高
回転時には、マイコン等を用いたディジタル制御システ
ムでは、処理が間に合わなくなるという問題がある。

一方、特開昭５７−１５９３０６号公報では、モータの
回転速度によりパルスエンコーダからの１パルス、又は
、２パルスで制御を行なうようにしているが、この方法
ではモータの高速回転時にパルスの検出ができないとい
う問題がある。

発明の目的 この発明は広い範囲のモータの回転速度に対して、安定
してかつ正確に速度制御を行ない得る速度制御装置を提
供することを目的とする。

発明の構成 この発明の制御装置は移動体を駆動するモータを含む駆
動手段と、移動体の移動速度に対応したピッチで立上り
、立下りを繰返すパルス信号を発生ずる手段と、該パル
ス信号が入力され、各パルス信号の立上り、立下りの時
間間隔をそれぞれ独立的に計測する計測手段と、該計測
手段によって計測された時間間隔に対応して前記移動体
を駆動するモータの回転速度を制御する制御手段とを備
え、制御手段は設定値が所定の回転速度以下では、前記
パルス信号発生手段からのパルス立上りと立−３＝ 下りの両方の時間間隔に対応してモータ速度を制御し、
設定値が所定の回転速度具」二では、前記パルスの立上
りか立下りのどちらか一方の時間間隔にのみ対応してモ
ータ速度を制御するように構成されていることを特徴と
する。

実施例 以下、本発明に係る速度制御装置の一実施例を添付図面
に従って説明する。本実施例は直流モル夕を駆動源とす
る移動体の速度制御に用いた例である。従って、移動速
度は直流モータの回転数として検出される。

第１図は本実施例のブロック図を示す。１は駆動源であ
る直流モ〜りである。２はエンコーダで、直流モータ１
に連動し、その回転数に比例した周波数のパルス信号を
発生する。３は波形整形回路で、エンコーダ２の信号を
方形波に変換する。４は割込み発生回路で、波形整形さ
れたエンコーダ２のパルス信号の立上りと立下りとでマ
イクロコンピュータ６の割り込み端子ＩＮＴに割込み要
求ＩＮＴＲＱを発生する。この割込み要求はマイクロコ
ンピュータ６からの応答信号ＴＮＴＡＫ　によってリセ
ットされる。

５は基準発振回路で、前記エンコーダ２からのパルス信
号の立上り、立下りの時間間隔を測定する丸めの固定周
波数パルスを発し、このパルスはマイクロコンビコータ
６の外部クロック端子ＥＣＫに入力される。マイクロコ
ンピュータ６では外部クロック端子ＥＣＫに入力される
固定周波数パルスを内部カウンタで計数することによっ
て時間測定を行う。７はＤＡコンバータで、マイクロコ
ンピュータ６からのモータ１への通電量を示すデジタル
信号をアナログ信号に変換する。８はドライバ回路で、
ＤＡコンバータ７からのアナログ信号を増幅し、モータ
ｌを駆動する。

マイクロコンピュータ６にはモータの起動を指示する信
号５ＴＡＲＴが入力されるようになっているとともにモ
ータ速度を指定する信号５ＰＥＥＤが入力されるように
なっている。速度指定信号５ＰＥＥＤは１のときは高速
、０のときは低速を示す。

第２図は前記割込み発生回路４の具体例を示し、エンコ
−ダ・パルスは立」ニリ用のフリップ・フロップＦ　Ｆ
　＋のクロック端子ＣＫ及びインバータＩＮを介して立
下り用フリップ・フロップＦＦ、のクロック端子ＣＫに
入力される。フリップ・フロップＦ’Ｆ’、、　ＦＦｖ
の出力端子ＱはオアゲートＯｒ（にそれぞれ人力され、
オアゲートＯｒ（の出力、即ち割込み要求ｒＮＴＲＱは
前記マイクロコンピュータ６に入力される。また、フリ
ップ・フリップＰＦ、、Ｆ’Ｆ、のクリア端子Ｃにはマ
イクロコンピュータ６からの割込み応答ＴＮＴＡＫが入
力される。

即ち、エンコーダ・パルスの立上り、立下りの両方でオ
アゲートＯＲから割込み要求ＴＮＴＲＱを出力し、割込
み応答ＩＮＴＡＫにてフリップ・フロップＦ’Ｆ、　、
Ｔ；’Ｆｆｆｉの出力Ｑを“Ｌ”とする。

第３図、第４図は本実施例のタイミングチャートを示し
、ここで本実施例の基本的な動作を説明する。

第３図はエンコーダパルスの立上りまたは立下りエツジ
について片エツジ処理、第４図は両エツジ処理のタイミ
ングを示している。

まず、波形整形回路３によって方形波に整形されたエン
コーダ２のパルス信号は、割込み発生回路４に入力され
る。ここで、エンコーダ・パルスの立」ニリｅ。、と立
下りｅｄｏｗｎのエツジでオアゲゲ−）０１’（の出力
が用”となり、割込み要求ＩＮＴＲＱがマイクロコンピ
ュータ６の端子ＴＮＴに入力される。このとき、マイク
ロコンピュータ６では、後に第６図で説明する外部割込
み処理ルーチンＩＮ’Ｉ”−Ｅが起動される。この外部
割込み処理ルーチンＩＮＴ−Ｅではマイクロコンピュー
タ６に内蔵された基準タイマＴのサンプリングを行い、
現在の時間Ｔｃを得る。この時間Ｔｃは、現在の立上り
ｅｕｐ　、立下り”ｄｏｗｎに対応するエツジが前に発
生した時間と比較され、エツジ間隔Ｔ（が計算される。

エツジ間隔ＴＩはデユーティ比と周波数が一定であれば
、立上りｅｌｌｐ　　の場合、立下りｅｄｏｗｎ　　の
場合ともに同じになる。ここでは、前の立上り時間がメ
モリＴＡに、立下り時間がメモリＴＢに記憶されている
ものとする。エツジ間隔ＴＩが計算されると、現在の時
間が更新データとして、メモリＴＡ、ＴＨに記憶される
。また、エツジ間隔Ｔｌが計算されると、制御の目標で
ある設定回転数に対応する時間間隔データＴＳとＴｉか
らら最適通電量を求め、直流モータに出力される。

このよう、に、エンコーダ・パルスのデユーティ比が出
力Ｐ。ｕｔの出力時間に影響を与える。従って、デユー
ティ比は５０％に近付ける方が好ましい。しかし、エン
コーダパルスのデユーティ比を正確に５０％にしなけれ
ばならないということを意味するものではない。即ち、
デユーティ比が一定であれば、サンプリング周波数を見
かけ上２倍にすることができるのであり、第３図に示す
ようにＨ：Ｌ＝５：３のデユーティ比でも十分である。

なお、注意を要するのは、エンコーダ・パルスの立上り
、立下りの一方のエツジが２回発生しないと、パルス間
隔が測定できないため、誤差も計算できない。そのため
、本実施例では、最初のエツジによる出力時はモータ１
は停止しているものとして、最大値を誤差として出力し
ている。

第５図、第６図は、エンコーダ信号と、マイクロコンピ
ュータのエンコーダ信号に対する外部割込み処理ルーチ
ンの関係を示したものである。

第５図は、モータの設定回転速度が低い場合で、イ、口
で示した様に、両エツジ毎の処理を行なう。

第６図は、モータの設定回転速度が高い場合で、本実施
例では、ハ、二と、両エツジで割込み処理は行なうが、
二では、通電量の計算等、実際の処理は殆んど行なわず
、処理時間も短かくなっている。そのため、第５図に示
したものより、高回転まで処理が可能となっている。

第７図〜第９図に、上記マイクロコンピュータ６のプロ
グラムのフローチャートを示す。以下、このフローチャ
ートに従って本実施例の動作について詳述する。

第７図は主ルーチンのフローチャートで、ステップ＃１
で電源が投入されると、ステップ＃２でメモリ等の初期
化を行った後、ステップ＃３でカウンタ割込みを許可す
る。マイクロコンピュータ６の外部クロック端子ＥＣＫ
に基準発振回路４の固定周波数パルスが入力されると、
マイクロコンピュータ６ではこのパルスを内部の８ビツ
トカウンタで計数する。カウンタはパルスを２５６計数
すると０に戻り、再び計数を開始すると同時にカウンタ
割込みを発生ずる。

主ルーチン実行中で、かつ割込みが許可されているとき
に、カウンタ割込みが発生すると、主ルーチンは中断さ
れ、第８図に示すカウンタ割込み処理ルーチンＴＮＴ−
Ｃが起動される。このカウンタ割込み処理ルーチンＩＮ
Ｔ−Ｃでは、ステップ＃２１でマイクロコンピュータ６
に内蔵された基準タイマＴにカウンタの周期２５６を加
算し、基準タイマＴを更新し、ステップ＃２２でカウン
タ割込み処理ルーチンを終了して主ルーチンに制御　　
　　　　　　　御を戻す。これにより基準タイマＴに現
在のカウンタの値Ｃを加え、基準発振回路５のパルス数
に換算された現在の時間、即ちスタート時点からの相対
的な時間を計算することができる。

一方、前記ステップ＃３でカウンタ割込みを許可した後
、主ルーチンでは、ステップ＃４でモータ回転開始信号
５ＴＡＲＴのチェックを続ける。

この信号５ＴＡＲＴは、制御対象である移動体が複写機
の光学走査系であれば所定の複写動作に関連して出力さ
れる。５ＴＡＲＴが「ｌ」になると、ステップ＃５に進
み、速度指定信号５ＰＥＥＤをチェックし、「１」で、
高速側が指定されると、ステップ＃６でエンコーダ分周
切り換えフラグＤＦを「１」にし、設定パルス間隔ＴＳ
として、高速時の基準値ＴＳＨをセットする。逆に、速
度指定信号５ＰＥＥＤが“０”の場合は、フラグＤＦを
クリアし、設定パルス間隔ＴＳとして、低速時の基準値
Ｔ　Ｓ　Ｌをセットする。この速度指定信号５ＰＥＥＤ
は、複写機の光学走査系では、複写倍率で定まる走査速
度の指定で、たとえば、低速側が等倍、高速側が縮小と
なる。次にステップ＃８で割込み応答Ｉ　ＮＴＡＫを出
力し、割込み発生回路４をリセットする。そして、ステ
ップ＃９でエンコーダ２からのパルス信号とプログラム
の同期を取るための変数５ＹＮＣに１２」をセットする
。これによって、立上り、立下りの各エツジが２回発生
するまでの速度の誤差計算は実行されない。即ち、最初
の二つの割込み要求ＴＮＴＲＱの出力時は速度測定せず
（以下に説明するステップ＃３９．＃４２参照）、出力
Ｐ。Ｕ、から最大値を出力する。また、このステップ＃
９ではエツジの区別をするためのフラグＥＤＧＥをクリ
アしておく。

前述のごとく測定の準備が終了すると、最初にモータ１
が停止しているものとして、ステップ＃１０で誤差ＥＲ
ＲＯＲに最大値を出力し、モータＩへの通電を開始する
。次に、ステップ＃１１で外部割込みを許可し、ステッ
プ＃１２で割込み応答Ｉ　ＮＴＡＫを「０」にクリアし
、割込み発生回路４のリセットを解除する。そして、ス
テップ＃１３で再びモータ回転開始信号５ｉＴＡＲＴの
チェックを続け、信号５ＴＡＲＴが「０」になるまで待
機状態となる。

一方、通電を開始すると、モータｌは回転を開始し、そ
れに連動してエンコーダ２からパルス信号が発生する。

このパルス信号の立上りあるいは立下りのエツジが発生
ずると、割込み発生回路４の対応するフリップ・フロッ
プＦｒ’、、ＦＴ”２がトリガされ、オアゲートＯＲか
らマイクロコンピュータ６に割込み要求ｒＮＴＲＱが出
力される。マイクロコンピュータ６では、主ルーチン実
行中で、かつ割込みが許可されているときに、外部割込
み端子ＴＮＴに割込み要求ＩＮＴＲＱが入力されると、
主ルーチンを一時中断し、第９図に示す外部割込み処理
ルーチンＩＮＴ−Ｅを起動する。

この外部割込み処理ルーチンＩＮＴ−Ｅでは、ステップ
＃３０で基準タイマＴに現在の内部カウンタＣの値を加
えて現在の時間Ｔｃを計算する。

そして、割込み要求ＩＮＴＲＱをリセットするためにス
テップ＃３２で割込み応答ＩＮＴＡＫを「ｌ」にし、次
のエツジに備えてステップ＃３３で割込み応答ＩＮＴＡ
Ｋを「０」に戻し、ステップ＃３４で、エツジ判別用フ
ラグＥＤＧＥを反転しておく。次に、ステップ＃３５で
フラグＥＤＧＥを判定する。フラグＥＤＧＥがｒｌＪの
場合は、ステップ＃３６で、分周切り換えフラグＤＦを
チェックし、高速側（ＤＦ＝１）の場合は、以後の処理
を省略する。上述の動作によって、＃３６のステップで
ＤＦ＝１と判断されたときはステップ＃４５へ行くので
、パルスエンコーダの出力パルスのうちの立」二りか立
下りの一方のエツジのみでモータの速度制御を行なうこ
とになる。低速側（ＤＰ＝０）の場合は、ステップ＃３
７で現在のエツジの間隔Ｔ）を計算し、現在の時間Ｔｃ
を更新データとしてメモリＴＡに記憶しておく。次回は
ステップ＃３５で「ＮＯ」と判定され、ステップ＃３８
で現在のエツジ間隔ＴＩを計算し、現在の時間Ｔｃを更
新データとしてメモリＴＢに記憶しておく。

前記ステップ＃３７．　＃３１ｊ７−計算したエツジ間
隔Ｔｌは、前述のごとく、起動時には意味のない値とな
る。そこで、エンコーダ・パルスとプログラムの同期を
取るため、ステップ＃３９で変数５ＹＮＣをチェックし
、今回のエツジ間隔Ｔｉが有効であるか否かを調べる。

無効であれば、ステップ＃４２でｌを減じ、ステップ＃
４３で外部割込み処理ルーチンを終了して主ルーチンに
制御を戻す。有効であれば、ステップ＃４０でモータ１
の設定回転数に対応するエンコーダ・パルスの間隔ＴＳ
　と今回のパルス間隔Ｔ４　　から最適通電量Ｐｏｕｔ
を計算する。誤差ＥＲＲＯＲを求める。そして、ｐｏｕ
ｔに比例した電力をモータ１に通電するため、ステップ
＃４１でＤＡコンバータ７からモータ電力を表わすアナ
ログ信号を出力する。

ここで、最適通電量は、たとえば、次の様な関数ｆ（Ｔ
Ｉ　　、　ＴＳ）が考えられる。

ｆ（Ｔ　Ｔ　、　Ｔ　５）−（Ｔ　Ｉ　−Ｔ　５）ＸＫ
、　＋に２に、は誤差に対する応答を決める定数で、Ｋ
２は、負荷の摩擦等のロスに対応した定数である。

なお、この発明においては制御装置（実施例ではマイク
ロコンピュータ６）はあらかじめプログラムされたシー
ケンスを順次処理するものであってもよく、また」二連
の実施例において、モータの回転速度を制御する代りに
モータの回転力を制御するものであってもよい。

発明の効果 以上詳述したようにこの発明によればモータの低速回転
時にはパルスエンコーダのパルスの立上りと立下りの両
エツジを用いてモータの回転速度を制御するので、制御
周期を短かくすることができるようになり、制御の応答
が良くなる。一方モータの高速回転時にはパルスエンコ
ーダのパルスの立上りか立下りかのいずれか一方のエツ
ジを用いているので、両エツジを処理する場合に比して
マイクロコンピュータ等の制御装置の処理速度を半減し
ても処理が可能となり、また、エンコーダパルスの処理
頻度が半減することによってソフトウェア処理が容易に
なる。

また、両エツジ処理でも、片エツジ処理でも、設定パル
ス間隔が変化しない為、制御は、殆んど変更しなくて良
いという利点もある。

【図面の簡単な説明】

図面は本発明に係る速度制御装置の一実施例を示し、第
１図はブロック図、第２図は割込み発生回路の回路図、
第３図はタイミングチャート図、第４図、第５図、第６
図、第７図、第８図、第９図はフローチャート図である
。 ｌ・・・直流モータ、２・・・エンコーダ、３・・・波
形整形回路、４　割込み発生回路、訃・・基準発振回路
、６・・マイクロコンピュータ、７・・・ＤＡコンバー
タ、訃・・ドライバ回路、５ＰＥＥＤ・・・速度指定信
号。

Claims (1)

【特許請求の範囲】
1. 　（１）移動体を駆動するモータを含む駆動手段と、移
   動体の移動速度に対応したピッチで立上り，立下りを繰
   返すパルス信号を発生する手段と、該パルス信号が入力
   され、各パルス信号の立上り，立下りの時間間隔をそれ
   ぞれ独立的に計測する計測手段と、該計測手段によって
   計測された時間間隔に対応して前記移動体を駆動するモ
   ータの回転速度を制御する制御手段とを備え、制御手段
   は設定値が所定の回転速度以下では、前記パルス信号発
   生手段からのパルス立上りと立下りの両方の時間間隔に
   対応してモータ速度を制御し、設定値が所定の回転速度
   以上では、前記パルスの立上りか立下りのどちらか一方
   の時間間隔にのみ対応してモータ速度を制御するように
   構成されていることを特徴とするモータ制御装置。