JPH0614793B2 - モ−タ制御装置 - Google Patents
モ−タ制御装置Info
- Publication number
- JPH0614793B2 JPH0614793B2 JP60033155A JP3315585A JPH0614793B2 JP H0614793 B2 JPH0614793 B2 JP H0614793B2 JP 60033155 A JP60033155 A JP 60033155A JP 3315585 A JP3315585 A JP 3315585A JP H0614793 B2 JPH0614793 B2 JP H0614793B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- speed
- rotation speed
- edge
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/16—Controlling the angular speed of one shaft
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明はモータ制御装置に関し、特にモータの回転速
度を表わすパルス信号を利用してモータの回転速度を制
御する装置に関する。
度を表わすパルス信号を利用してモータの回転速度を制
御する装置に関する。
従来技術 この種の制御装置としてモータにパルスエンコーダを設
けてモータの回転速度に対応したピッチでパルスエンコ
ーダからパルス信号を発生せしめ、該パルス信号の時間
間隔を計測することによってモータの回転速度を検出
し、この速度信号を用いてモータの回転速度を制御する
ものが提供されている。そして、このものにおいて、高
精度の制御を実行するには、時間の計測に利用されるパ
ルス信号の周期は短かくする方が良い。
けてモータの回転速度に対応したピッチでパルスエンコ
ーダからパルス信号を発生せしめ、該パルス信号の時間
間隔を計測することによってモータの回転速度を検出
し、この速度信号を用いてモータの回転速度を制御する
ものが提供されている。そして、このものにおいて、高
精度の制御を実行するには、時間の計測に利用されるパ
ルス信号の周期は短かくする方が良い。
このため、 (１)パルスエンコーダのパルス発生間隔を、機械的に高
密度化する。
密度化する。
(２)パルス信号の立上りと立下りの両方で信号を取り、
２倍の周波数の計測信号を得る。
２倍の周波数の計測信号を得る。
等の方法がある。
たとえば、複写機の変倍光学走査系駆動機構の様に、複
写倍率に応じてモータの回転速度が変化したり、光学走
査系の往動と復動でモータの回転速度が異なるモータの
制御装置では、一般に、低速回転時でも十分な制御性能
を得る為にパルス信号の周期をなるべく短く設定する
が、高速回転時には、処理装置の処理時間の余裕が少な
くなる。特に、倍率範囲が広い場合や、複写速度を速く
する為に、復動時の速度を速くした場合には、処理装置
はパルスエンコーダからのパルス信号を処理するのに十
分な余裕が得られなくなるという問題が生じる。
写倍率に応じてモータの回転速度が変化したり、光学走
査系の往動と復動でモータの回転速度が異なるモータの
制御装置では、一般に、低速回転時でも十分な制御性能
を得る為にパルス信号の周期をなるべく短く設定する
が、高速回転時には、処理装置の処理時間の余裕が少な
くなる。特に、倍率範囲が広い場合や、複写速度を速く
する為に、復動時の速度を速くした場合には、処理装置
はパルスエンコーダからのパルス信号を処理するのに十
分な余裕が得られなくなるという問題が生じる。
たとえば特開昭５９−２００１４号ではパルスエンコー
ダからのパルス信号の立上りと立下りの両エッジを用い
ている為、実質的な処理周波数が２倍となり、低回転で
も秀れた制御性能を得るが、高回転時には、マイコン等
を用いたディジタル制御システムでは、処理が間に合わ
なくなるという問題がある。
ダからのパルス信号の立上りと立下りの両エッジを用い
ている為、実質的な処理周波数が２倍となり、低回転で
も秀れた制御性能を得るが、高回転時には、マイコン等
を用いたディジタル制御システムでは、処理が間に合わ
なくなるという問題がある。
発明の目的 この発明は広い範囲のモータの回転速度に対して、安定
してかつ正確に速度制御を行ない得る制御装置を提供す
ることを目的とする。
してかつ正確に速度制御を行ない得る制御装置を提供す
ることを目的とする。
発明の構成 この発明のモータ制御装置はモータの回転速度に対応し
たピッチを有する一連のパルス信号を発生するパルス信
号発生手段と、このパルス信号発生手段から発生された
一連のパルス信号の立上りエッジンの時間間隔と立下り
エッジの時間間隔とをそれぞれ独立して計測する計測手
段と、モータの設定回転速度が低速である低速モードに
おいては前記立上りエッジの時間間隔と立下りエッジの
時間間隔の両方の時間間隔に対応してモータの回転速度
が設定回転速度になるよう制御する一方、モータの設定
回転速度が高速である高速モードにおいては前記立上り
エッジの時間間隔と立下りエッジの時間間隔のいずれか
一方の時間間隔に対応してモータの回転速度が設定回転
速度になるよう制御する制御手段とを備えたことを特徴
とする。
たピッチを有する一連のパルス信号を発生するパルス信
号発生手段と、このパルス信号発生手段から発生された
一連のパルス信号の立上りエッジンの時間間隔と立下り
エッジの時間間隔とをそれぞれ独立して計測する計測手
段と、モータの設定回転速度が低速である低速モードに
おいては前記立上りエッジの時間間隔と立下りエッジの
時間間隔の両方の時間間隔に対応してモータの回転速度
が設定回転速度になるよう制御する一方、モータの設定
回転速度が高速である高速モードにおいては前記立上り
エッジの時間間隔と立下りエッジの時間間隔のいずれか
一方の時間間隔に対応してモータの回転速度が設定回転
速度になるよう制御する制御手段とを備えたことを特徴
とする。
実施例 以下、本発明に拘る速度制御装置の一実施例を添付図面
に従って説明する。本実施例は直流モータを駆動源とす
る移動体の速度制御に用いた例である。従って、移動速
度は直流モータの回転数として検出される。
に従って説明する。本実施例は直流モータを駆動源とす
る移動体の速度制御に用いた例である。従って、移動速
度は直流モータの回転数として検出される。
第１図は本実施例のブロック図を示す。１は駆動源であ
る直流モータである。２はエンコーダで、直流モータ１
に連動し、その回転数に比例した周波数のパルス信号を
発生する。３は波形整形回路で、エンコーダ２の信号を
方形波に変換する。４は割込み発生回路で、波形整形さ
れたエンコーダ２のパルス信号の立上りと立下りとでマ
イクロコンピュータ６の割り込み端子ＩＮＴに割込み要
求ＩＮＴＲＱを発生する。この割込み要求はマイクロコ
ンピュータ６からの応答信号ＩＮＴＡＫによってリセッ
トされる。
る直流モータである。２はエンコーダで、直流モータ１
に連動し、その回転数に比例した周波数のパルス信号を
発生する。３は波形整形回路で、エンコーダ２の信号を
方形波に変換する。４は割込み発生回路で、波形整形さ
れたエンコーダ２のパルス信号の立上りと立下りとでマ
イクロコンピュータ６の割り込み端子ＩＮＴに割込み要
求ＩＮＴＲＱを発生する。この割込み要求はマイクロコ
ンピュータ６からの応答信号ＩＮＴＡＫによってリセッ
トされる。
５は基準発振回路で、前記エンコーダ２からのパルス信
号の立上り，立下りの時間間隔を測定するための固定周
波数パルスを発し、このパルスはマイクロコンピュータ
６の外部クロック端子ＥＣＫに入力される。マイクロコ
ンピュータ６では外部クロック端子ＥＣＫに入力される
固定周波数パルスを内部カウンタで計数することによっ
て時間測定を行なう。７はＤＡコンバータで、マイクロ
コンピュータ６からのモータ１への通電量を示すデジタ
ル信号をアナログ信号に変換する。８はドライバ回路
で、ＤＡコンバータ７からのアナログ信号を増幅し、モ
ータ１を駆動する。
号の立上り，立下りの時間間隔を測定するための固定周
波数パルスを発し、このパルスはマイクロコンピュータ
６の外部クロック端子ＥＣＫに入力される。マイクロコ
ンピュータ６では外部クロック端子ＥＣＫに入力される
固定周波数パルスを内部カウンタで計数することによっ
て時間測定を行なう。７はＤＡコンバータで、マイクロ
コンピュータ６からのモータ１への通電量を示すデジタ
ル信号をアナログ信号に変換する。８はドライバ回路
で、ＤＡコンバータ７からのアナログ信号を増幅し、モ
ータ１を駆動する。
マイクロコンピュータ６にはモータの起動を指示する信
号ＳＴＡＲＴが入力されるようになっているとともにモ
ータ速度を指定する信号ＳＰＥＥＤが入力されるように
なっている。速度指定信号ＳＰＥＥＤは１のときは高
速、０のときは低速を示す。
号ＳＴＡＲＴが入力されるようになっているとともにモ
ータ速度を指定する信号ＳＰＥＥＤが入力されるように
なっている。速度指定信号ＳＰＥＥＤは１のときは高
速、０のときは低速を示す。
第２図は前記割込み発生回路４の具体例を示し、エンコ
ーダ・パルスは立上り用のフリップ・フロップＦＦ１の
クロック端子ＣＫ及びインバータＩＮを介して立下り用
フリップ・フロップＦＦ２のクロック端子ＣＫに入力さ
れる。フリップ・フロップＦＦ１，ＦＦ２の出力端子Ｑ
はオアゲートＯＲにそれぞれ入力され、オアゲートＯＲ
の出力、即ち割込み要求ＩＮＴＲＱは前記マイクロコン
ピュータ６に入力される。また、フリップ・フロップＦ
Ｆ１，ＦＦ２のクリア端子Ｃにはマイクロコンピュータ
６からの割込み応答ＩＮＴＡＫが入力される。
ーダ・パルスは立上り用のフリップ・フロップＦＦ１の
クロック端子ＣＫ及びインバータＩＮを介して立下り用
フリップ・フロップＦＦ２のクロック端子ＣＫに入力さ
れる。フリップ・フロップＦＦ１，ＦＦ２の出力端子Ｑ
はオアゲートＯＲにそれぞれ入力され、オアゲートＯＲ
の出力、即ち割込み要求ＩＮＴＲＱは前記マイクロコン
ピュータ６に入力される。また、フリップ・フロップＦ
Ｆ１，ＦＦ２のクリア端子Ｃにはマイクロコンピュータ
６からの割込み応答ＩＮＴＡＫが入力される。
即ち、エンコーダ・パルスの立上り，立下りの両方でオ
アゲートＯＲから割込み要求ＩＮＴＲＱを出力し、割込
み応答ＩＮＴＡＫにてフリップ・フロップＦＦ１，ＦＦ
２の出力Ｑを“Ｌ”とする。
アゲートＯＲから割込み要求ＩＮＴＲＱを出力し、割込
み応答ＩＮＴＡＫにてフリップ・フロップＦＦ１，ＦＦ
２の出力Ｑを“Ｌ”とする。
第３図，第４図は本実施例のタイミングチャートを示
し、ここて本実施例の基本的な動作を説明する。
し、ここて本実施例の基本的な動作を説明する。
第３図はエンコーダパルスの立上りまたは立下りエッジ
について片エッジ処理、第４図は両エッジ処理のタイミ
ングを示している。
について片エッジ処理、第４図は両エッジ処理のタイミ
ングを示している。
まず、波形整形回路３によって方形波に整形されたエン
コーダ２のパルス信号は、割込み発生回路４に入力され
る。ここで、エンコーダ・パルスの立上りｅupと立下り
ｅdownのエッジでオアゲゲートＯＲの出力が“Ｈ”とな
り、割込み要求ＩＮＴＲＱがマイクロコンピュータ６の
端子ＩＮＴに入力される。このとき、マイクロコンピュ
ータ６では、後に第６図で説明る外部割込み処理ルーチ
ンＩＮＴ−Ｅが起動される。この外部割込み処理ルーチ
ンＩＮＴ−Ｅではマイクロコンピュータ６に内蔵された
基準タイマＴのサンプリングを行い、現在の時間Ｔｃを
得る。この時間Ｔｃは、現在の立上りｅup，立下りｅ
downに対応するエッジが前に発生した時間と比較され、
エッジ間隔ＴＩが計算される。エッジ間隔ＴＩはデュー
ティ比と周波数が一定であれば、立上りｅｕｐの場合、
立下りｅｄｏｗｎの場合ともに同じになる。ここでは、
前の立上り時間がメモリＴＡに、立下り時間がメモリＴ
Ｂに記憶されているものとする。エッジ間隔ＴＩが計算
されると、現在の時間が更新データとして、メモリ
ＴＡ，ＴＢに記憶される。また、エッジ間隔ＴＩが計算
されると、制御の目標である設定回転数に対応する時間
間隔データＴＳと ＴＩから最適通電量を求め、直流モータに出力される。
コーダ２のパルス信号は、割込み発生回路４に入力され
る。ここで、エンコーダ・パルスの立上りｅupと立下り
ｅdownのエッジでオアゲゲートＯＲの出力が“Ｈ”とな
り、割込み要求ＩＮＴＲＱがマイクロコンピュータ６の
端子ＩＮＴに入力される。このとき、マイクロコンピュ
ータ６では、後に第６図で説明る外部割込み処理ルーチ
ンＩＮＴ−Ｅが起動される。この外部割込み処理ルーチ
ンＩＮＴ−Ｅではマイクロコンピュータ６に内蔵された
基準タイマＴのサンプリングを行い、現在の時間Ｔｃを
得る。この時間Ｔｃは、現在の立上りｅup，立下りｅ
downに対応するエッジが前に発生した時間と比較され、
エッジ間隔ＴＩが計算される。エッジ間隔ＴＩはデュー
ティ比と周波数が一定であれば、立上りｅｕｐの場合、
立下りｅｄｏｗｎの場合ともに同じになる。ここでは、
前の立上り時間がメモリＴＡに、立下り時間がメモリＴ
Ｂに記憶されているものとする。エッジ間隔ＴＩが計算
されると、現在の時間が更新データとして、メモリ
ＴＡ，ＴＢに記憶される。また、エッジ間隔ＴＩが計算
されると、制御の目標である設定回転数に対応する時間
間隔データＴＳと ＴＩから最適通電量を求め、直流モータに出力される。
このように、エンコーダ・パルスのデューティ比が出力
Ｐoutの出力時間に影響を与える。従って、デューティ
比は５０％に近付ける方が好ましい。しかし、エンコー
ダ・パルスのデューティ比は正確に５０％にしなければ
ならないということを意味するものではない。即ち、デ
ューティ比が一定であれば、サンプリング周波数を見か
け上２倍にすることができるのであり、第３図に示すよ
うにＨ：Ｌ＝５：３のデューティ比でも十分である。
Ｐoutの出力時間に影響を与える。従って、デューティ
比は５０％に近付ける方が好ましい。しかし、エンコー
ダ・パルスのデューティ比は正確に５０％にしなければ
ならないということを意味するものではない。即ち、デ
ューティ比が一定であれば、サンプリング周波数を見か
け上２倍にすることができるのであり、第３図に示すよ
うにＨ：Ｌ＝５：３のデューティ比でも十分である。
なお、注意を要するのは、エンコーダ・パルスの立上
り、立下りの一方のエッジが２回発生しないと、パルス
間隔が測定できないため、誤差も計算できない。そのた
め、本実施例では、最初のエッジによる出力時はモータ
１は停止しているものとして、最大値を誤差として出力
している。
り、立下りの一方のエッジが２回発生しないと、パルス
間隔が測定できないため、誤差も計算できない。そのた
め、本実施例では、最初のエッジによる出力時はモータ
１は停止しているものとして、最大値を誤差として出力
している。
第５図，第６図は、エンコーダ信号と、マイクロコンピ
ュータのエンコーダ信号に対する外部割込み処理ルーチ
ンの関係を示したものである。
ュータのエンコーダ信号に対する外部割込み処理ルーチ
ンの関係を示したものである。
第５図は、モータの設定回転速度が低い場合で、イ、ロ
で示した様に、両エッジ毎の処理を行なう。
で示した様に、両エッジ毎の処理を行なう。
第６図は、モータの設定回転速度が高い場合で、本実施
例では、ハ、ニと、両エッジで割込み処理は行なうが、
ニでは、通電量の計算等、実際の処理は殆んど行なわ
ず、処理時間も短かくなっている。そのため、第５図に
示したものより、高回転まで処理が可能となっている。
例では、ハ、ニと、両エッジで割込み処理は行なうが、
ニでは、通電量の計算等、実際の処理は殆んど行なわ
ず、処理時間も短かくなっている。そのため、第５図に
示したものより、高回転まで処理が可能となっている。
第７図〜第９図に、上記マイクロコンピュータ６のプロ
グラムのフローチャートを示す。以下、このフローチャ
ートに従って本実施例の動作について詳述する。
グラムのフローチャートを示す。以下、このフローチャ
ートに従って本実施例の動作について詳述する。
第７図は主ルーチンのフローチャートで、ステップ＃１
で電源が投入されると、ステップ＃２でメモリ等の初期
化を行った後、ステップ＃３でカウンタ割込みを許可す
る。マイクロコンピュータ６の外部クロック端子ＥＣＫ
に基準発振回路４の固定周波数がパルスが入力される
と、マイクロコンピュータ６ではこのパルスを内部の８
ビットカウンタで計数する。カウンタはパルスを２５６
係数すると０に戻り、再び計数を開始すると同時にカウ
ンタ割込みを発生する。
で電源が投入されると、ステップ＃２でメモリ等の初期
化を行った後、ステップ＃３でカウンタ割込みを許可す
る。マイクロコンピュータ６の外部クロック端子ＥＣＫ
に基準発振回路４の固定周波数がパルスが入力される
と、マイクロコンピュータ６ではこのパルスを内部の８
ビットカウンタで計数する。カウンタはパルスを２５６
係数すると０に戻り、再び計数を開始すると同時にカウ
ンタ割込みを発生する。
主ルーチン実行中で、かつ割込みが許可されているとき
に、カウンタ割込みが発生すると、主ルーチンは中断さ
れ、第８図に示すカウンタ割込み処理ルーチンＩＮＴ−
Ｃが起動される。このカウンタ割込み処理ルーチンＩＮ
Ｔ−Ｃでは、ステップ＃２１でマイクロコンピュータ６
に内蔵された基準タイマＴにカウンタの周期２５６を加
算し、基準タイマＴを更新し、ステップ＃２２でカウン
タ割込み処理ルーチンを終了して主ルーチンに制御を戻
す。これにより基準タイマＴに現在のカウンタの値Ｃを
加え、基準発振回路５のパルス数に換算された現在の時
間、即ちスタート時点からの相対的な時間を計算するこ
とができる。
に、カウンタ割込みが発生すると、主ルーチンは中断さ
れ、第８図に示すカウンタ割込み処理ルーチンＩＮＴ−
Ｃが起動される。このカウンタ割込み処理ルーチンＩＮ
Ｔ−Ｃでは、ステップ＃２１でマイクロコンピュータ６
に内蔵された基準タイマＴにカウンタの周期２５６を加
算し、基準タイマＴを更新し、ステップ＃２２でカウン
タ割込み処理ルーチンを終了して主ルーチンに制御を戻
す。これにより基準タイマＴに現在のカウンタの値Ｃを
加え、基準発振回路５のパルス数に換算された現在の時
間、即ちスタート時点からの相対的な時間を計算するこ
とができる。
一方、前記ステップ＃３でカウンタ割込みを許可した
後、主ルーチンでは、ステップ＃４でモータ回転開始信
号ＳＴＡＲＴのチエックを続ける。この信号ＳＴＡＲＴ
は、制御対象である移動体が複写機の光学走査系であれ
ば所定の複写動作に関連して出力される。ＳＴＡＲＴが
「１」になると、ステップ＃５に進み、速度指定信号ＳＰ
ＥＥＤをチエックし、「１」で、高速側が指定されると、
ステップ＃６でエンコーダ分周切り換えフラグＤＦを
「１」にし、設定パルス間隔ＴＳとして、高速時の基準値
ＴＳＨをセットする。逆に、速度指定信号ＳＰＥＥＤが
“０”の場合は、フラグＤＦをクリアし、設定パルス間
隔ＴＳとし、低速時の基準値ＴＳＬをセットする。この
速度指定信号ＳＰＥＥＤは、複写機の光学走査系では、
複写倍率で定まる走査速度の指定で、たとえば、低速側
が等倍、高速側が縮小となる。次にステップ＃８で割込
み応答ＩＮＴＡＫを出力し、割込み発生回路４をリセッ
トする。そして、ステップ＃９でエンコーダ２からのパ
ルス信号とプログラムの同期を取るための変数ＳＹＮＣ
に「２」をセットする。これによって、立上り，立下りの
各エッジが２回発生するまでの速度の誤差計算は実行さ
れない。即ち、最初の二つの割込み要求ＩＮＴＲＱの出
力時は速度測定せず（以下に説明するステップ＃３９，
＃４２参照）、出力Ｐｏｕｔから最大値を出力する。ま
た、このステップ＃９ではエッジの区別をするためのフ
ラグＥＤＧＥをクリアしておく。
後、主ルーチンでは、ステップ＃４でモータ回転開始信
号ＳＴＡＲＴのチエックを続ける。この信号ＳＴＡＲＴ
は、制御対象である移動体が複写機の光学走査系であれ
ば所定の複写動作に関連して出力される。ＳＴＡＲＴが
「１」になると、ステップ＃５に進み、速度指定信号ＳＰ
ＥＥＤをチエックし、「１」で、高速側が指定されると、
ステップ＃６でエンコーダ分周切り換えフラグＤＦを
「１」にし、設定パルス間隔ＴＳとして、高速時の基準値
ＴＳＨをセットする。逆に、速度指定信号ＳＰＥＥＤが
“０”の場合は、フラグＤＦをクリアし、設定パルス間
隔ＴＳとし、低速時の基準値ＴＳＬをセットする。この
速度指定信号ＳＰＥＥＤは、複写機の光学走査系では、
複写倍率で定まる走査速度の指定で、たとえば、低速側
が等倍、高速側が縮小となる。次にステップ＃８で割込
み応答ＩＮＴＡＫを出力し、割込み発生回路４をリセッ
トする。そして、ステップ＃９でエンコーダ２からのパ
ルス信号とプログラムの同期を取るための変数ＳＹＮＣ
に「２」をセットする。これによって、立上り，立下りの
各エッジが２回発生するまでの速度の誤差計算は実行さ
れない。即ち、最初の二つの割込み要求ＩＮＴＲＱの出
力時は速度測定せず（以下に説明するステップ＃３９，
＃４２参照）、出力Ｐｏｕｔから最大値を出力する。ま
た、このステップ＃９ではエッジの区別をするためのフ
ラグＥＤＧＥをクリアしておく。
前述のごとく測定の準備が終了すると、最初にモータ１
が停止しているものとして、ステップ＃１０で誤差ＥＲ
ＲＯＲに最大値を出力し、モータ１への通電を開始す
る。次に、ステップ＃１１で外部割込みを許可し、ステ
ップ＃１２で割込み応答ＩＮＴＡＫを「０」にクリアし、
割込み発生回路４のリセットを解除する。そして、ステ
ップ＃１３で再びモータ回転開始信号ＳＴＡＲＴのチエ
ックを続け、信号ＳＴＡＲＴが「０」になるまで待機状態
となる。
が停止しているものとして、ステップ＃１０で誤差ＥＲ
ＲＯＲに最大値を出力し、モータ１への通電を開始す
る。次に、ステップ＃１１で外部割込みを許可し、ステ
ップ＃１２で割込み応答ＩＮＴＡＫを「０」にクリアし、
割込み発生回路４のリセットを解除する。そして、ステ
ップ＃１３で再びモータ回転開始信号ＳＴＡＲＴのチエ
ックを続け、信号ＳＴＡＲＴが「０」になるまで待機状態
となる。
一方、通電を開始すると、モータ１は回転を開始し、そ
れに連動してエンコーダ２からパルス信号が発生する。
このパルス信号の立上りあるいは立下りのエッジが発生
すると、割込み発生回路４の対応するフリップ・フロッ
プＦＦ１，ＦＦ２がトリガされ、オアゲートＯＲからマ
イクロコンピュータ６に割込み要求ＩＮＴＲＱが出力さ
れる。マイクロコンピュータ６では、主ルーチン実行中
で、かつ割込みが許可されているときに、外部割込み端
子ＩＮＴに割込み要求ＩＮＴＲＱが入力されると、主ル
ーチンを一時中断し、第９図に示す外部割込み処理ルー
チンＩＮＴ−Ｅを起動する。
れに連動してエンコーダ２からパルス信号が発生する。
このパルス信号の立上りあるいは立下りのエッジが発生
すると、割込み発生回路４の対応するフリップ・フロッ
プＦＦ１，ＦＦ２がトリガされ、オアゲートＯＲからマ
イクロコンピュータ６に割込み要求ＩＮＴＲＱが出力さ
れる。マイクロコンピュータ６では、主ルーチン実行中
で、かつ割込みが許可されているときに、外部割込み端
子ＩＮＴに割込み要求ＩＮＴＲＱが入力されると、主ル
ーチンを一時中断し、第９図に示す外部割込み処理ルー
チンＩＮＴ−Ｅを起動する。
この外部割込み処理ルーチンＩＮＴ−Ｅでは、ステップ
＃３０で基準タイマＴに現在の内部カウンタＣの値を加
えて現在の時間Ｔｃを計算する。そして、割込み要求Ｉ
ＮＴＲＱをリセットするためにステップ＃３２で割込み
応答ＩＮＴＡＫを「１」にし、次のエッジに備えてステッ
プ＃３３で割込み応答ＩＮＴＡＫを「０」に戻し、ステッ
プ＃３４で、エッジ判別用フラグＥＤＧＥを反転してお
く。次に、ステップ＃３５でフラグＥＤＧＥを判定す
る。フラグＥＤＧＥが「１」の場合は、ステップ＃３６
で、分周切り換えフラグＤＦをチエックし、高速側(Ｄ
Ｆ＝１)の場合は、以後の処理を省略する。上述の動作
によって、＃３６のステップでＤＦ＝１と判断されたと
きはステップ＃４５へ行くので、パルスエンコーダの出
力パルスのうちの立上りか立下りの一方のエッジのみで
モータの速度制御を行なうことになる。低速側(ＤＦ＝
０)の場合は、ステップ＃３７で現在のエッジの間隔Ｔ
Ｉを計算し、現在の時間Ｔｃを更新データとしてメモリ
ＴＡに記憶しておく。次回はステップ＃３５で「ＮＯ」と
判定され、ステップ＃３８で現在のエッジ間隔ＴＩを計
算し、現在の時間Ｔｃを更新データとしてメモリＴＢに
記憶しておく。
＃３０で基準タイマＴに現在の内部カウンタＣの値を加
えて現在の時間Ｔｃを計算する。そして、割込み要求Ｉ
ＮＴＲＱをリセットするためにステップ＃３２で割込み
応答ＩＮＴＡＫを「１」にし、次のエッジに備えてステッ
プ＃３３で割込み応答ＩＮＴＡＫを「０」に戻し、ステッ
プ＃３４で、エッジ判別用フラグＥＤＧＥを反転してお
く。次に、ステップ＃３５でフラグＥＤＧＥを判定す
る。フラグＥＤＧＥが「１」の場合は、ステップ＃３６
で、分周切り換えフラグＤＦをチエックし、高速側(Ｄ
Ｆ＝１)の場合は、以後の処理を省略する。上述の動作
によって、＃３６のステップでＤＦ＝１と判断されたと
きはステップ＃４５へ行くので、パルスエンコーダの出
力パルスのうちの立上りか立下りの一方のエッジのみで
モータの速度制御を行なうことになる。低速側(ＤＦ＝
０)の場合は、ステップ＃３７で現在のエッジの間隔Ｔ
Ｉを計算し、現在の時間Ｔｃを更新データとしてメモリ
ＴＡに記憶しておく。次回はステップ＃３５で「ＮＯ」と
判定され、ステップ＃３８で現在のエッジ間隔ＴＩを計
算し、現在の時間Ｔｃを更新データとしてメモリＴＢに
記憶しておく。
前記ステップ＃３７，＃３８で計算したエッジ間隔ＴＩ
は、前述のごとく、起動時には意味のない値となる。そ
こで、エンコーダ・パルスとプログラムの同期を取るた
め、ステップ＃３９で変数ＳＹＮＣをチエックし、今回
のエッジ間隔ＴＩが有効であるか否かを調べる。無効で
あれば、ステップ＃４２で１を減じ、ステップ＃４３で
外部割込み処理ルーチンを終了して主ルーチンに制限を
戻す。有効であれば、ステップ＃４０でモータ１の設定
回転数に対応するエンコーダ・パルスの間隔ＴＳと今回
のパルス間隔ＴＩから最適通電量Poutを計算する。誤差
ＥＲＲＯＲを求める。そして、Poutに比例した電力をモ
ータ１に通電するため、ステップ＃４１でＤＡコンバー
タ７からモータ電力を表わすアナログ信号を出力する。
は、前述のごとく、起動時には意味のない値となる。そ
こで、エンコーダ・パルスとプログラムの同期を取るた
め、ステップ＃３９で変数ＳＹＮＣをチエックし、今回
のエッジ間隔ＴＩが有効であるか否かを調べる。無効で
あれば、ステップ＃４２で１を減じ、ステップ＃４３で
外部割込み処理ルーチンを終了して主ルーチンに制限を
戻す。有効であれば、ステップ＃４０でモータ１の設定
回転数に対応するエンコーダ・パルスの間隔ＴＳと今回
のパルス間隔ＴＩから最適通電量Poutを計算する。誤差
ＥＲＲＯＲを求める。そして、Poutに比例した電力をモ
ータ１に通電するため、ステップ＃４１でＤＡコンバー
タ７からモータ電力を表わすアナログ信号を出力する。
ここで、最適通電量は、たとえば、次の様な関数ｆ
(ＴI，ＴＳ)が考えられる。
(ＴI，ＴＳ)が考えられる。
ｆ(ＴＩ，ＴＳ)＝(ＴＩ−ＴＳ)×Ｋ１＋Ｋ２ Ｋ１は誤差に対する応答を決める定数で、Ｋ２は、負荷
の摩擦等のロスに対応した定数である。
の摩擦等のロスに対応した定数である。
なお、この発明においては制御装置（実施例ではマイク
ロコンピュータ６）はあらかじめプログラムされたシー
ケンスを順次処理するものであってもよく、また上述の
実施例において、モータの回転速度を制御する代りにモ
ータの回転力を制御するものであってもよい。
ロコンピュータ６）はあらかじめプログラムされたシー
ケンスを順次処理するものであってもよく、また上述の
実施例において、モータの回転速度を制御する代りにモ
ータの回転力を制御するものであってもよい。
発明の効果 以上詳述したようにこの発明によればモータの設定回転
速度が低速である低速モードにおいては、パルス信号の
立上りと立下りの両エッジを用いてモータの回転速度を
制御するので、制御周期を短かくすることができるよう
になり、制御の応答が良くなる。一方モータの設定回転
速度が高速である高速モードにおいてはパルス信号の立
上りか立下りかのいずれか一方のエッジを用いているの
で、両エッジを用いて制御する場合に比してマイクロコ
ンピュータ等の制御速度を半減しても処理が可能とな
り、また、パルス信号の処理頻度が半減することによっ
てソフトウエア処理が容易になる。
速度が低速である低速モードにおいては、パルス信号の
立上りと立下りの両エッジを用いてモータの回転速度を
制御するので、制御周期を短かくすることができるよう
になり、制御の応答が良くなる。一方モータの設定回転
速度が高速である高速モードにおいてはパルス信号の立
上りか立下りかのいずれか一方のエッジを用いているの
で、両エッジを用いて制御する場合に比してマイクロコ
ンピュータ等の制御速度を半減しても処理が可能とな
り、また、パルス信号の処理頻度が半減することによっ
てソフトウエア処理が容易になる。
図面は本発明に係る速度制御装置の一実施例を示し、第
１図はブロック図、第２図は割込み発生回路の回路図、
第３図はタイミングチャート図、第４図，第５図，第６
図，第７図，第８図，第９図はフローチャート図であ
る。 １……直流モータ、２……エンコーダ、３……波形整形
回路、４……割込み発生回路、５……基準発振回路、６
……マイクロコンピュータ、７……ＤＡコンバータ、８
……ドライバ回路、ＳＰＥＥＤ……速度指定信号。
１図はブロック図、第２図は割込み発生回路の回路図、
第３図はタイミングチャート図、第４図，第５図，第６
図，第７図，第８図，第９図はフローチャート図であ
る。 １……直流モータ、２……エンコーダ、３……波形整形
回路、４……割込み発生回路、５……基準発振回路、６
……マイクロコンピュータ、７……ＤＡコンバータ、８
……ドライバ回路、ＳＰＥＥＤ……速度指定信号。
Claims (1)
- 【請求項１】モータの回転速度に対応したピッチを有す
る一連のパルス信号を発生するパルス信号発生手段と、 このパルス信号発生手段から発生された一連のパルス信
号の立上りエッジの時間間隔と立下りエッジの時間間隔
とをそれぞれ独立して計測する計測手段と、 モータの設定回転速度が低速である低速モードにおいて
は前記立上りエッジの時間間隔と立下りエッジの時間間
隔の両方の時間間隔に対応してモータの回転速度が設定
回転速度になるよう制御する一方、モータの設定回転速
度が高速である高速モードにおいては前記立上りエッジ
の時間間隔と立下りエッジの時間間隔のいずれか一方の
時間間隔に対応してモータの回転速度が設定回転速度に
なるよう制御する制御手段とを備えたことを特徴とする
モータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033155A JPH0614793B2 (ja) | 1985-02-20 | 1985-02-20 | モ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033155A JPH0614793B2 (ja) | 1985-02-20 | 1985-02-20 | モ−タ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191285A JPS61191285A (ja) | 1986-08-25 |
| JPH0614793B2 true JPH0614793B2 (ja) | 1994-02-23 |
Family
ID=12378677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033155A Expired - Lifetime JPH0614793B2 (ja) | 1985-02-20 | 1985-02-20 | モ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614793B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152384A (ja) * | 1985-12-25 | 1987-07-07 | Nippon Kogaku Kk <Nikon> | 周波数・電圧変換装置 |
| JPH01286791A (ja) * | 1988-05-13 | 1989-11-17 | Canon Electron Inc | 移動体の位置及び速度制御装置 |
| JPH02246783A (ja) * | 1989-03-15 | 1990-10-02 | Sharp Corp | 速度制御装置 |
| US5278481A (en) * | 1990-02-22 | 1994-01-11 | British Technological Group Ltd. | Control of stepping motors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5920014A (ja) * | 1982-07-26 | 1984-02-01 | Minolta Camera Co Ltd | 速度制御装置 |
-
1985
- 1985-02-20 JP JP60033155A patent/JPH0614793B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61191285A (ja) | 1986-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324156B2 (ja) | ||
| JPS58500146A (ja) | マイクロプロセツサ制御によりマイクロ−ステツピングするチヤ−ト駆動装置 | |
| JPH0614793B2 (ja) | モ−タ制御装置 | |
| US4282570A (en) | Method and apparatus for controlling an output current of a controlled rectifier | |
| JPS5920014A (ja) | 速度制御装置 | |
| JPS6022485A (ja) | モ−タの速度制御装置 | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| JP2714910B2 (ja) | フレキシブル・ディスク装置 | |
| JPH022398B2 (ja) | ||
| JPH0716555B2 (ja) | ミシン制御装置 | |
| JP2680573B2 (ja) | 自動位相調整装置 | |
| JPS5835040B2 (ja) | パルスモ−タ駆動装置 | |
| JP2794441B2 (ja) | Ｐｗｍ制御装置 | |
| JPS58120167A (ja) | 速度検出方法 | |
| JPS62247781A (ja) | 直流モ−タの速度制御方法 | |
| JPH0119597Y2 (ja) | ||
| JPS6159070B2 (ja) | ||
| JPS6158484A (ja) | モ−タ制御装置 | |
| JPS6223550B2 (ja) | ||
| SU1534724A1 (ru) | Цифровой регул тор скорости | |
| JP2932294B2 (ja) | パルス生成装置 | |
| JPH04137104A (ja) | 精密位置決めテーブル用超低速駆動装置 | |
| JPH01218379A (ja) | モータ駆動回路 | |
| JPS63161895A (ja) | Ａｃモ−タの制御装置 | |
| JPS61106081A (ja) | 直流モ−タの速度制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |