JPS61193534A - マルチプロセツサシステムのデバツグ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のプロセッサによ多構成さｎｆｃマルチプ
ロセッサシステムにおけるデノくラグ方式に係シ、特に
プロセッサ間をノくスまたはリンクにより結合し、プロ
セッサ間の情報転送をノ（ケラト形式で行５マルチプロ
セッサシステムのデノ（ラグ方式に関するものである。

〔従来の技術〕

従来のこの種のシステムにおいて、システムデバッグを
行う場合、一般には各プロセッサ毎にトレース機能を設
けて、他のプロセッサとの情報転送をトレースするとい
う方式が採られていた。

〔発明が解決しようとする問題点〕

上述し九従来の方式では、プロセッサ相互の間の情報転
送の順番が記録できない友め、複数のプロセッサ間にま
たがる処理のデ只ッグのためには、トレース情報が不完
全であるという問題点があった０ 〔問題点を解決するための手段〕 本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
はマルチプロセッサシステムのフ゛ロセツサ間のインタ
フェースをトレースすることができ、また、基本機能へ
の変更などを行なわずデバッグ情報を入手することがで
きるマルチプロセッサシステムのデバッグ方式を提供す
ることにある。

このような目的を達成するため、本発明のマルチプロセ
ッサシステムのデバッグ方式は、／（スまたはリンクに
結合さｔたパケットトレースプロセッサと、プロセッサ
間を結合する上記）くスまたはリンク上で情報を転送す
るためのパケットの７オマツト中に付加されたパケット
トレース要求ビットとを備えてなるようにしたものであ
る。

〔作用〕

バスまたはリンクに結合されたパケットトレースプロセ
ッサで、各プロセッサ相互間で授受されるパケットを受
けとシ、内部へ蓄積すると共に本来の転送先プロセッサ
へ送シ出し、また、ノくケラトトレースビットのみを１
０〃にリセットしてそのフレームをバスへ返送する。そ
して、このノ（ケラトトレースビットが１ＯＮのパケッ
トは正常に送信元アドレスによシ指定されたプロセッサ
により受は取られる。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図で、マルチ
プロセッサのシステム構成の一例を示すものである。

図において、１０はプロセッサ間を接続するバス、２０
．２１はそれぞれ回線６０．６１を収容したパケット処
理プロセッサでオシ、回線６０゜６１を介して転送され
るデータのリンクレベル。

パケットレベルの処理を行うように構成さ牡ている。３
０は通信処理サービスプロセッサであシ、データの蓄積
に伴なうサービス、例えば、メールボックスサービスを
行うように構成されている０４０は課金処理プロセッサ
であシ、パケット処理プロセッサ２０．２１および通信
処理サービスプロセッサ３０よシ課金情報を受けとり処
理するように構成されている。

そして、５０が本発明の一構成要素であるバス１０に結
合されたパケットトレースプロセッサであシ、上記パケ
ット処理プロセッサ２０．２１と通信処理サービスプロ
セッサ３０および課金処理プロセッサ４０の各プロセッ
サ相互間で授受されるパケットを受けとシ、内部へ蓄積
すると共に本来の転送先プロセッサへ送）出すように構
成されている。

なお、上記第１図に示す実施例においては、パケットト
レースプロセッサ５０がバス１０に結合された場合を例
にとって説明したが、本発明はこれに限定されるもので
はなく、リンクにパケットトレースプロセッサ５０を結
合することもできる。

第２図は本発明におけるパケットフォーマットの一例を
示す構成図である。

この第２図において、１０１は送信先アドレス、１０２
は送信元アドレス、１θ４は送信データである。

そして、１０３は本発明の一構成要素であるパケットト
レース要求ビットで、プロセッサ間を結合するバス１０
またはリンク上で情報を伝達するためのパケットのフォ
ーマット中に付加されている０つぎに第１図に示す実施
例の動作を第２図を参照して説明する。

マス、本ビットに′１１がセットされているパケットは
送信先アドレス１０ｍで示さｆ′Ｌ±プロセッサで受信
されず、第１図に示すパケットトレースプロセッサ５０
で受信さｎる。そして、このパケットトレースプロセッ
サ５０は必要なトレース処理を行なうとともにパケット
トレースビットのみを％（）Ｉにリセットしてそのフレ
ームを第１図のバス１０へ返送する。

そして、このパケットトレースビットが％０＃のパケッ
トは、正常に送信先アドレス１０会によシ指定されたプ
ロセッサにより受は取らｎる。

〔発明の効果〕

以上説明したように、本発明によｎば、複雑な手段を用
いることなく、バスまたはリンクに結合されたパケット
トレースプロセッサを有し、かつ上記バスまたはリンク
上で情報を転送するためのパケットのフォーマット中に
トレース要求ビットを有する簡単な構成によって、マル
チプロセッサシステムのプロセッサ間のインタフェース
をトレースすることができ、また、基本機能への変更な
どを行なわずデバッグ情報を入手することができるので
、実用上の効果は極めて大である。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成を示すブロッ
ク図、第２図は本発明に用いるパケットフォーマットの
一例を示す構成図である。 １０・ｅ、・バス、５　Ｑ　＊　ｓ　＊　＊パケットト
レースプロセッサ、１０３・ｅ−Φパケットトレース要
求ビット。

Claims (1)

【特許請求の範囲】
1. バスまたはリンクにより結合された複数のプロセッサに
   より構成されるマルチプロセッサシステムにおいて、前
   記バスまたはリンクに結合されたパケットトレースプロ
   セッサと、プロセッサ間を結合する前記バスまたはリン
   ク上で情報を転送するためのパケットのフォーマット中
   に付加されたパケットトレース要求ビットとを備えてな
   ることを特徴とするマルチプロセッサシステムのデバッ
   グ方式。