JPS61194981A - ２画面テレビジヨン受像機 - Google Patents
２画面テレビジヨン受像機Info
- Publication number
- JPS61194981A JPS61194981A JP60034804A JP3480485A JPS61194981A JP S61194981 A JPS61194981 A JP S61194981A JP 60034804 A JP60034804 A JP 60034804A JP 3480485 A JP3480485 A JP 3480485A JP S61194981 A JPS61194981 A JP S61194981A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- output
- input
- child
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は２つの映像信号を１つの陰極線管（ＣＲ，Ｔ）
に映し出すことの出来る２画面テレビジョン受像機に関
する。
に映し出すことの出来る２画面テレビジョン受像機に関
する。
従来の技術
一般に、２画面テレビジョン受像機の水平、垂直の同期
信号発生回路は第２図に示す様にゲート発振回路（４４
）、（４９）をもっている。第３図は従来の２画面テレ
ビジョン受像機の構成を示す。アンテナ（＋）より入っ
たＲＦ倍信号はチューナ（２）により中間周波に変換さ
れ、ビデオ中間周波増幅部（３）に入力されるにの出力
信号は現世調部（４）を介してＲ，Ｇ、Ｂの３原色に変
換され、信号切換回路（５）を介し映像出力部（６）に
出力され、ＣＲ’ｒ （７）により親映像情報として映
し出される。又、チューナ（２）の出力は粗同期分離部
（８）を介し親水早発振出力ＨＰと親垂直同期出力ＶＰ
が得られ１．これが子画面制御部（１２）に入力される
。一方、子画面のビデオ信号はビデオ入力端子（９）よ
り入力され、子復調部（１０）を介しくＲ−Ｙ）、（Ｂ
−Ｙ）、Ｙ信号に変換されて子画面制御部（１２）に入
力されるとともに、ビデオ入力端子（９）の信号は子同
期分離部（１１）を介して子水平発振出力Ｈｃと子垂直
同期出力Ｖｃが得られ、これも子画面Ｉ１１御部（１２
）に入力される。この子画面情報である（Ｒ−Ｙ）、（
Ｂ −Ｙ）、Ｙ信号は子画面、制御部（１２）でメモリ
（１３）に貯えられ、３原色信号Ｒ，Ｇ−Ｂに変換され
、切換信号Ｙｓ倍信号信号切換回路（５）によりスイッ
チングされ映像出力（６）を介してＣＲＴ （７）上に
第４図の（１６）に示す様な子画面情報として映し出す
。
信号発生回路は第２図に示す様にゲート発振回路（４４
）、（４９）をもっている。第３図は従来の２画面テレ
ビジョン受像機の構成を示す。アンテナ（＋）より入っ
たＲＦ倍信号はチューナ（２）により中間周波に変換さ
れ、ビデオ中間周波増幅部（３）に入力されるにの出力
信号は現世調部（４）を介してＲ，Ｇ、Ｂの３原色に変
換され、信号切換回路（５）を介し映像出力部（６）に
出力され、ＣＲ’ｒ （７）により親映像情報として映
し出される。又、チューナ（２）の出力は粗同期分離部
（８）を介し親水早発振出力ＨＰと親垂直同期出力ＶＰ
が得られ１．これが子画面制御部（１２）に入力される
。一方、子画面のビデオ信号はビデオ入力端子（９）よ
り入力され、子復調部（１０）を介しくＲ−Ｙ）、（Ｂ
−Ｙ）、Ｙ信号に変換されて子画面制御部（１２）に入
力されるとともに、ビデオ入力端子（９）の信号は子同
期分離部（１１）を介して子水平発振出力Ｈｃと子垂直
同期出力Ｖｃが得られ、これも子画面Ｉ１１御部（１２
）に入力される。この子画面情報である（Ｒ−Ｙ）、（
Ｂ −Ｙ）、Ｙ信号は子画面、制御部（１２）でメモリ
（１３）に貯えられ、３原色信号Ｒ，Ｇ−Ｂに変換され
、切換信号Ｙｓ倍信号信号切換回路（５）によりスイッ
チングされ映像出力（６）を介してＣＲＴ （７）上に
第４図の（１６）に示す様な子画面情報として映し出す
。
（１５）は親画面である。
第２図の従来例は前記子ビデオ入力端子（９）が（３９
）であり、子復調部（１０）が（４０）、子同期分離部
（１１）が（４１）である。ここで子の水平発振出力Ｈ
ｃは、メモリ（５９）への書込み位置決め用の単安定マ
ルチバイブレータ（４２）に入力されその出力がゲート
発振回路（４４）に入力され、子画面制御用の子水平発
振信号Ｈｃ−（１！ＬＩｍとして子画面制御部（５４）
に入力される。一方、親水早発振出力ＨＰは入力端子（
４６）から入力され、メモリ（５９）からの読み出し位
置決め用の単安定マルチバイブレータ（４７）を介し。
）であり、子復調部（１０）が（４０）、子同期分離部
（１１）が（４１）である。ここで子の水平発振出力Ｈ
ｃは、メモリ（５９）への書込み位置決め用の単安定マ
ルチバイブレータ（４２）に入力されその出力がゲート
発振回路（４４）に入力され、子画面制御用の子水平発
振信号Ｈｃ−（１！ＬＩｍとして子画面制御部（５４）
に入力される。一方、親水早発振出力ＨＰは入力端子（
４６）から入力され、メモリ（５９）からの読み出し位
置決め用の単安定マルチバイブレータ（４７）を介し。
ゲート発振回路（４９）を介し子画面制御用の粗水平発
振信号ＨＰ、ａＬにとして子画面制御部（５４）に印加
される。又、親垂直同期信号ＶＰは入力端子（５１）か
ら入力され、メモリ（５９）からの読み出し垂直位置決
め用の単安定マルチバイブレータ（５２）を介してＶＰ
、（：Ｌ［として子画面制御部（５４）に入る。
振信号ＨＰ、ａＬにとして子画面制御部（５４）に印加
される。又、親垂直同期信号ＶＰは入力端子（５１）か
ら入力され、メモリ（５９）からの読み出し垂直位置決
め用の単安定マルチバイブレータ（５２）を介してＶＰ
、（：Ｌ［として子画面制御部（５４）に入る。
子復調部（４０）の（Ｒ−Ｙ）、（Ｂ−Ｙ）、Ｙの色差
信号も子画面制御部（５４）に入力される。子画面制御
部で制御された子画面情報は原色のＲ，Ｇ、Ｂに変換さ
れ出力端子（５５） （５６） （５７）より前記第３
図の信号切換回路（５）に入力され、信号切換回路（５
）は出力端子（５８）よりのスイッチング信号Ｙｓでス
イッチングされる。
信号も子画面制御部（５４）に入力される。子画面制御
部で制御された子画面情報は原色のＲ，Ｇ、Ｂに変換さ
れ出力端子（５５） （５６） （５７）より前記第３
図の信号切換回路（５）に入力され、信号切換回路（５
）は出力端子（５８）よりのスイッチング信号Ｙｓでス
イッチングされる。
発明が解決しようとする問題点
ところが、従来例の説明から明らかな様に、メモリ（５
９）への書込位置決め及び読み出し位置決めに単安定マ
ルチバイブレータ（４２） （４７） （５２）を使用
しており、調整用可変抵抗器（４３） （４８） （５
３）が必要であり、又、書込読出用クロック発生器とし
てゲート発振回路（４４） （４９）を使用しており、
これも可変抵抗器（４５） （５０）で調整を必要とす
る。
９）への書込位置決め及び読み出し位置決めに単安定マ
ルチバイブレータ（４２） （４７） （５２）を使用
しており、調整用可変抵抗器（４３） （４８） （５
３）が必要であり、又、書込読出用クロック発生器とし
てゲート発振回路（４４） （４９）を使用しており、
これも可変抵抗器（４５） （５０）で調整を必要とす
る。
本発明は子画面制御部のメモリ書込み及び読み出し用の
水平、垂直信号を何ら調整することなく子画面得ること
ができる２画面テレビジョン受像機を提供することを目
的とする。
水平、垂直信号を何ら調整することなく子画面得ること
ができる２画面テレビジョン受像機を提供することを目
的とする。
問題点を解決するための手段
本発明の２画面テレビジョン受像機は、子画面用ビデオ
信号から同期分離した水平同期信号Ｈｃ、垂直同期信号
Ｖｃに基づくメモリ書き込み位置に子画面情報を書き込
み、親画面用ビデオ信号から同期分離した水平同期信号
Ｉ（Ｐ、垂直同期信号Ｖｐに基づいて前記メモリから子
画面情報を読み出して親画面中の所定箇所に子画面を表
示するよう構成すると共に、前記水平同期信号Ｈｃを入
力とじて出力に周波数がｎ倍〔ｎは整数〕の第１の信号
トＩＣ０（！Ｌにを得る第１のＰＬＬ回路と、前記垂直
同期信号Ｖｃをデータ入力とし第１の信号Ｈ（！、Ｃ！
Ｌ［をクロックとした第１のＤ型フリップフロップと、
前記水平同期信号ＨＰを入力として出方に周波数がｍ倍
〔ｍは整数〕の第２の信号ＨＰ−ＣＬＫを得る第２のＰ
ＬＬ回路と、前記垂直同期信号Ｖｐをデータ入力とじ第
２の信号ＨＰ、ｅＬＩＣをクロックとした第２のＤ型ブ
リップフロップとを設け、前記メモリへの書き込み位置
を第１の信号Ｈａ、ｃＬｃと第１のＤ型フリップフロッ
プの出力の第３の信号ｖｃ、ｃｉ、ｃとで決定し、前記
メモリからの読み出し位置を第２の信号Ｈｐ−ａＬＫ
と第２のＤ型フリップフロップの出力の第４の信号ｖｐ
、ａＬｔとで決定するように構成したことを特徴とする
特 許 この構成により、第１、第２のＰＬＬ回路の出力信号と
第１、第２のＤ型フリップフロップの出力信号とに基づ
いて子画面制御を実施するため、従来のような調整箇所
もなく、無調整で親画面中の所定箇所に子画面を表示で
きるものである。
信号から同期分離した水平同期信号Ｈｃ、垂直同期信号
Ｖｃに基づくメモリ書き込み位置に子画面情報を書き込
み、親画面用ビデオ信号から同期分離した水平同期信号
Ｉ（Ｐ、垂直同期信号Ｖｐに基づいて前記メモリから子
画面情報を読み出して親画面中の所定箇所に子画面を表
示するよう構成すると共に、前記水平同期信号Ｈｃを入
力とじて出力に周波数がｎ倍〔ｎは整数〕の第１の信号
トＩＣ０（！Ｌにを得る第１のＰＬＬ回路と、前記垂直
同期信号Ｖｃをデータ入力とし第１の信号Ｈ（！、Ｃ！
Ｌ［をクロックとした第１のＤ型フリップフロップと、
前記水平同期信号ＨＰを入力として出方に周波数がｍ倍
〔ｍは整数〕の第２の信号ＨＰ−ＣＬＫを得る第２のＰ
ＬＬ回路と、前記垂直同期信号Ｖｐをデータ入力とじ第
２の信号ＨＰ、ｅＬＩＣをクロックとした第２のＤ型ブ
リップフロップとを設け、前記メモリへの書き込み位置
を第１の信号Ｈａ、ｃＬｃと第１のＤ型フリップフロッ
プの出力の第３の信号ｖｃ、ｃｉ、ｃとで決定し、前記
メモリからの読み出し位置を第２の信号Ｈｐ−ａＬＫ
と第２のＤ型フリップフロップの出力の第４の信号ｖｐ
、ａＬｔとで決定するように構成したことを特徴とする
特 許 この構成により、第１、第２のＰＬＬ回路の出力信号と
第１、第２のＤ型フリップフロップの出力信号とに基づ
いて子画面制御を実施するため、従来のような調整箇所
もなく、無調整で親画面中の所定箇所に子画面を表示で
きるものである。
実施例
以下、本発明の一実施例を第１図に基づいて説明する。
第１図において（１７） （１８） （１９）はそれぞ
れ子画面のビデオ入力端子、子復調部、子同期分離部で
、これらは第３図の（９） （１０） （１１）に相当
する。
れ子画面のビデオ入力端子、子復調部、子同期分離部で
、これらは第３図の（９） （１０） （１１）に相当
する。
同期分離部（１９）より得られた水平発振出力Ｈｃ及び
垂直同期信号Ｖｃは子ラインロック信号発生部（６０）
に入力される。水平発振出力Ｈｃは位相比較器（２１）
の一方の入力に印加され、この出力はローパスフィルタ
（２２）を介して電圧制御発振回路（２３）にアナログ
が制御信号として入力される。電圧制御発振回路（２３
）の発振周波数は水平発振周波数１５゜７５ＫＨｚのｎ
倍の周波数で、例えば４６８倍とすると７゜３６１Ｍｌ
１ｚの周波数であり、この出力ＨＣ，ｃ、、にを分周回
路（２４）で１／ｎ、ここでは（１／４６８） した上
で前記位相比較器（２１）の他方の入力信号としている
。即ち、子画面制御用の水平同期信号Ｈｃ、ｃｔｓｃは
子同期分離部（１９）の水平発振出力Ｈｃに同期したｎ
倍の信号として常に安定した出力が得られる。又、前記
子同期分離部（１９）の垂直同期出力ＶｃはＤ型フリッ
プフロップ（６０）のデータ入力に印加し、電圧制御発
振回路（２３）の出力の水平同期信号Ｈｃ、ｃＬにをＤ
型フリップフロップ（６０）のクロックとして、Ｄ型フ
リップフロップ（６０）の出力に子画面制御用の垂直同
期信号ｖａ−ｅｔｃを得る。
垂直同期信号Ｖｃは子ラインロック信号発生部（６０）
に入力される。水平発振出力Ｈｃは位相比較器（２１）
の一方の入力に印加され、この出力はローパスフィルタ
（２２）を介して電圧制御発振回路（２３）にアナログ
が制御信号として入力される。電圧制御発振回路（２３
）の発振周波数は水平発振周波数１５゜７５ＫＨｚのｎ
倍の周波数で、例えば４６８倍とすると７゜３６１Ｍｌ
１ｚの周波数であり、この出力ＨＣ，ｃ、、にを分周回
路（２４）で１／ｎ、ここでは（１／４６８） した上
で前記位相比較器（２１）の他方の入力信号としている
。即ち、子画面制御用の水平同期信号Ｈｃ、ｃｔｓｃは
子同期分離部（１９）の水平発振出力Ｈｃに同期したｎ
倍の信号として常に安定した出力が得られる。又、前記
子同期分離部（１９）の垂直同期出力ＶｃはＤ型フリッ
プフロップ（６０）のデータ入力に印加し、電圧制御発
振回路（２３）の出力の水平同期信号Ｈｃ、ｃＬにをＤ
型フリップフロップ（６０）のクロックとして、Ｄ型フ
リップフロップ（６０）の出力に子画面制御用の垂直同
期信号ｖａ−ｅｔｃを得る。
この様に子画面制御用の垂直同期信号ＶＣ０ｃＬＫは子
画面制御用の水平同期信号Ｈａ、ｃｉ、Ｋに同期してお
り、何ら調整を必要としない。この両同期信号■ｃ、ｃ
ＬＫとＨａ、ａＬｔｃは子画面制御部（３３）に印加さ
れ、メモリ（３４）への子画面書き込みタイミング信号
として使用される。
画面制御用の水平同期信号Ｈａ、ｃｉ、Ｋに同期してお
り、何ら調整を必要としない。この両同期信号■ｃ、ｃ
ＬＫとＨａ、ａＬｔｃは子画面制御部（３３）に印加さ
れ、メモリ（３４）への子画面書き込みタイミング信号
として使用される。
また、第１図の（３１） （３２）はそれぞれ粗同期分
離部（８）の水平発振出力Ｈｐ、垂直発振出力Ｖｐが入
力される入力端子で、入力端子（３１） （３２）の信
号Ｈｐ、ＶＰは親ラインロック信号発生部（２５）に印
加される。つまり、親水平発振出力Ｈρは入力端子（３
１）を介し位相比較器（２６）の一方の入力に印加され
。
離部（８）の水平発振出力Ｈｐ、垂直発振出力Ｖｐが入
力される入力端子で、入力端子（３１） （３２）の信
号Ｈｐ、ＶＰは親ラインロック信号発生部（２５）に印
加される。つまり、親水平発振出力Ｈρは入力端子（３
１）を介し位相比較器（２６）の一方の入力に印加され
。
この出力はローパスフィルタ（２７）を介し電圧制御発
振回路（２ｇ） （Ｈｐのｍ倍の発振周波数を持つ〕へ
印加され、この出力ＨＰ、（！ＬＩＥは（１／ｍ）の分
周回路（２９）を介し１位相比較器（２６）の他方の入
力に印加されて閉ループを形成する。又、親画面同期信
号Ｖｐは入力端子（３２）を介しＤ型フリップフロップ
（３０）に印加され、子画面制御用水平発振出力ＨＰ。
振回路（２ｇ） （Ｈｐのｍ倍の発振周波数を持つ〕へ
印加され、この出力ＨＰ、（！ＬＩＥは（１／ｍ）の分
周回路（２９）を介し１位相比較器（２６）の他方の入
力に印加されて閉ループを形成する。又、親画面同期信
号Ｖｐは入力端子（３２）を介しＤ型フリップフロップ
（３０）に印加され、子画面制御用水平発振出力ＨＰ。
ＣＬＫをクロックとして子画面制御用垂直同期信号ＶＰ
、ＣＬ、Ｋ を得る。この様にして得たＨＰ−（！ＬＩ
Ｅ、 ＶＰ、（！ＬＫは子画面制御部（３３）でメモリ
（３４）の読み出し用信号として使用される。
、ＣＬ、Ｋ を得る。この様にして得たＨＰ−（！ＬＩ
Ｅ、 ＶＰ、（！ＬＫは子画面制御部（３３）でメモリ
（３４）の読み出し用信号として使用される。
ビデオ入力端子（１７）から入力された子画面のビデオ
信号は、子復調部（１８）を介しくＲ−Ｙ）、（Ｂ〜Ｙ
）、Ｙの色差信号に変換されて子画面制御部（３３）に
印加されて映像情報としてメモリ（３４）に貯えられる
。子画面制御部（３３）で制御された子画面情報は原色
のＲ，Ｇ、Ｂ信号に変換され、出力端子（３５） （３
６） （３７）を介し第３図に示す信号切換回路（５）
に印加され、出力端子（３８）からのスイッチング信号
Ｙｓで親画面とスイッチングされ、第４図に示す様に子
画面（１６）としてＣＲＴ （７）に映し出される。
信号は、子復調部（１８）を介しくＲ−Ｙ）、（Ｂ〜Ｙ
）、Ｙの色差信号に変換されて子画面制御部（３３）に
印加されて映像情報としてメモリ（３４）に貯えられる
。子画面制御部（３３）で制御された子画面情報は原色
のＲ，Ｇ、Ｂ信号に変換され、出力端子（３５） （３
６） （３７）を介し第３図に示す信号切換回路（５）
に印加され、出力端子（３８）からのスイッチング信号
Ｙｓで親画面とスイッチングされ、第４図に示す様に子
画面（１６）としてＣＲＴ （７）に映し出される。
なお、第１図においては子ラインロック信号発生部（６
０）における位相比較器（２１）とローパスフィルタ（
２２）と電圧制御発振回路（２３）およびｌ／ｎ分周回
路（２４）で構成される閉ループが請求の範囲の第１の
ＰＬＬ回路であって、親ラインロック信号発生部（２５
）においても同様であって、Ｄ型フリップフロップ（３
０）を除く部分で構成されるものが第２のＰＬＬ回路で
ある。
０）における位相比較器（２１）とローパスフィルタ（
２２）と電圧制御発振回路（２３）およびｌ／ｎ分周回
路（２４）で構成される閉ループが請求の範囲の第１の
ＰＬＬ回路であって、親ラインロック信号発生部（２５
）においても同様であって、Ｄ型フリップフロップ（３
０）を除く部分で構成されるものが第２のＰＬＬ回路で
ある。
発明の詳細
な説明のように本発明の２画面テレビジョン受像機は、
子画面用ビデオ信号から同期分離した水平同期信号Ｈｃ
を入力として出力に周波数がｎ倍〔ｎは整数〕の第１の
信号Ｈｃ、ｃＬ、を得る第１のＰＬＬ回路と、前記子画
面用ビデオ信号から同期分離した垂直同期信号Ｖｃをデ
ータ入力とし第１の信号Ｈａ−ｃＬＫをクロックとした
第１のＤ型フリップフロップと、親画面用ビデオ信号か
ら同期分離した水平同期信号Ｈｐを入力として出力に周
波数がｍ倍〔ｍは整数〕の第２の信号ＨＰ、ｃＬＫ を
得る第２のＰＬＬ回路と、前記親画面用ビデオ信号から
同期分離した垂直同期信号ＶＰをデータ入力とし第２の
信号ＨＰ−ＣＬにをクロックとした第２のＤ型フリップ
フロップとを設け、子画面情報メモリへの書き込み位置
を第１の信号Ｈｃ−ｃＬＫと第１のＤ型フリップフロッ
プの出力の第３の信号Ｖｃ−ｃＬ＋ｃとで決定し、前記
メモリからの読み出し位置を第２の信号Ｈｐ−ａＩ−に
と第２のＤ型フリップフロップの出力の第４の信号ｖＰ
、ｃＬＫとで決定するように構成したため、子画面及び
親画面の水平及び垂直同期信号を何ら調整することなく
得ることが出来、工場の生産ラインの合理化及び生産コ
ストの低減にきわめて有効なものである。
子画面用ビデオ信号から同期分離した水平同期信号Ｈｃ
を入力として出力に周波数がｎ倍〔ｎは整数〕の第１の
信号Ｈｃ、ｃＬ、を得る第１のＰＬＬ回路と、前記子画
面用ビデオ信号から同期分離した垂直同期信号Ｖｃをデ
ータ入力とし第１の信号Ｈａ−ｃＬＫをクロックとした
第１のＤ型フリップフロップと、親画面用ビデオ信号か
ら同期分離した水平同期信号Ｈｐを入力として出力に周
波数がｍ倍〔ｍは整数〕の第２の信号ＨＰ、ｃＬＫ を
得る第２のＰＬＬ回路と、前記親画面用ビデオ信号から
同期分離した垂直同期信号ＶＰをデータ入力とし第２の
信号ＨＰ−ＣＬにをクロックとした第２のＤ型フリップ
フロップとを設け、子画面情報メモリへの書き込み位置
を第１の信号Ｈｃ−ｃＬＫと第１のＤ型フリップフロッ
プの出力の第３の信号Ｖｃ−ｃＬ＋ｃとで決定し、前記
メモリからの読み出し位置を第２の信号Ｈｐ−ａＩ−に
と第２のＤ型フリップフロップの出力の第４の信号ｖＰ
、ｃＬＫとで決定するように構成したため、子画面及び
親画面の水平及び垂直同期信号を何ら調整することなく
得ることが出来、工場の生産ラインの合理化及び生産コ
ストの低減にきわめて有効なものである。
第１図は本発明の一実施例の子画面制御系の構成図、第
２図は従来の２画面テレビジョン受像機の子画面制御系
の構成図、第３図は従来の２画面テレビジョン受像機の
全体構成図、第４図は２画面テレビジョン受像機の表示
画面の説明図である。 （１５）・・・親画面、 （１６）・・・子画面、（１
８）・・・予後調部、（１９）・・・子同期分離部、（
２０） （３０）・・・Ｄ型フリップフロップ、（２１
）（２６）・・・位相比較器、 （２２）（２７）・・
・ローパスフィルタ、（２３） （２ｇ）・・・電圧制
御発振回路、（２４）・・・１／ｎ分周回路、（２５）
・・・親ラインロック信号発生部、（２９）・・・１／
ｍ分周回路、 （３３）・・・子画面制御部、（３４）
・・・メモリ、（６０）・・・子ラインロック信号発生
部 代理人 森 本 義 弘 第１図 ６θ−Ｊ ライン口、ツク４詩ｆ’ｆ９２θ、３０−ｖ
彎ｌフリッデフ。ツフ−第２図 第３図
２図は従来の２画面テレビジョン受像機の子画面制御系
の構成図、第３図は従来の２画面テレビジョン受像機の
全体構成図、第４図は２画面テレビジョン受像機の表示
画面の説明図である。 （１５）・・・親画面、 （１６）・・・子画面、（１
８）・・・予後調部、（１９）・・・子同期分離部、（
２０） （３０）・・・Ｄ型フリップフロップ、（２１
）（２６）・・・位相比較器、 （２２）（２７）・・
・ローパスフィルタ、（２３） （２ｇ）・・・電圧制
御発振回路、（２４）・・・１／ｎ分周回路、（２５）
・・・親ラインロック信号発生部、（２９）・・・１／
ｍ分周回路、 （３３）・・・子画面制御部、（３４）
・・・メモリ、（６０）・・・子ラインロック信号発生
部 代理人 森 本 義 弘 第１図 ６θ−Ｊ ライン口、ツク４詩ｆ’ｆ９２θ、３０−ｖ
彎ｌフリッデフ。ツフ−第２図 第３図
Claims (1)
- 【特許請求の範囲】 １、子画面用ビデオ信号から同期分離した水平同期信号
Ｈｃ、垂直同期信号Ｖｃに基づくメモリ書き込み位置に
子画面情報を書き込み、親画面用ビデオ信号から同期分
離した水平同期信号Ｈｐ、垂直同期信号Ｖｐに基づいて
前記メモリから子画面情報を読み出して親画面中の所定
箇所に子画面を表示するよう構成すると共に、前記水平
同期信号Ｈｃを入力として出力に周波数がｎ倍〔ｎは整
数〕の第１の信号Ｈ＿Ｃ＿・＿Ｃ＿Ｌ＿Ｋを得る第１の
ＰＬＬ回路と、前記垂直同期信号Ｖｃをデータ入力とし
第１の信号Ｈ＿Ｃ＿・＿Ｃ＿Ｌ＿Ｋをクロックとした第
１のＤ型フリップフロップと、前記水平同期信号Ｈｐを
入力として出力に周波数がｍ倍〔ｍは整数〕の第２の信
号Ｈ＿Ｐ＿・＿Ｃ＿Ｌ＿Ｋを得る第２のＰＬＬ回路と、
前記垂直同期信号Ｖｐをデータ入力とし第２の信号Ｈ＿
Ｐ＿・＿Ｃ＿Ｌ＿Ｋをクロックとした第２のＤ型フリッ
プフロップとを設け、前記メモリへの書き込み位置を第
１の信号Ｈ＿Ｃ＿・＿Ｃ＿Ｌ＿Ｋと第１のＤ型フリップ
フロップの出力の第３の信号Ｖ＿Ｃ＿・＿Ｃ＿Ｌ＿Ｋと
で決定し、前記メモリからの読み出し位置を第２の信号
Ｈ＿Ｐ＿・＿Ｃ＿Ｌ＿Ｋと第２のＤ型フリップフロップ
の出力の第４の信号Ｖ＿Ｐ＿・＿Ｃ＿Ｌ＿Ｋとで決定す
るように構成した２画面テレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034804A JPS61194981A (ja) | 1985-02-22 | 1985-02-22 | ２画面テレビジヨン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034804A JPS61194981A (ja) | 1985-02-22 | 1985-02-22 | ２画面テレビジヨン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194981A true JPS61194981A (ja) | 1986-08-29 |
| JPH0576830B2 JPH0576830B2 (ja) | 1993-10-25 |
Family
ID=12424410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034804A Granted JPS61194981A (ja) | 1985-02-22 | 1985-02-22 | ２画面テレビジヨン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194981A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258803A3 (en) * | 1986-09-02 | 1989-03-15 | SELECO S.p.A. | Improved television receiver |
| US5430494A (en) * | 1992-01-07 | 1995-07-04 | Thomson Consumer Electronics, Inc. | Independent horizontal panning for side-by-side pictures |
| US5467144A (en) * | 1992-01-08 | 1995-11-14 | Thomson Consumer Electronics, Inc. | Horizontal panning for PIP display in wide screen television |
| US5481315A (en) * | 1993-12-22 | 1996-01-02 | Nec Corporation | Television receiver with multiple picture screen at appropriate aspect ratio |
-
1985
- 1985-02-22 JP JP60034804A patent/JPS61194981A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258803A3 (en) * | 1986-09-02 | 1989-03-15 | SELECO S.p.A. | Improved television receiver |
| US5430494A (en) * | 1992-01-07 | 1995-07-04 | Thomson Consumer Electronics, Inc. | Independent horizontal panning for side-by-side pictures |
| US5467144A (en) * | 1992-01-08 | 1995-11-14 | Thomson Consumer Electronics, Inc. | Horizontal panning for PIP display in wide screen television |
| US5481315A (en) * | 1993-12-22 | 1996-01-02 | Nec Corporation | Television receiver with multiple picture screen at appropriate aspect ratio |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0576830B2 (ja) | 1993-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07184137A (ja) | テレビジョン受像装置 | |
| JPH0120432B2 (ja) | ||
| US4970596A (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JPS58148580A (ja) | ビデオ信号再生装置の插入標識カラ−化回路 | |
| EP0196059B1 (en) | Write clock generator for time base corrector | |
| JP3407449B2 (ja) | 走査線変換回路 | |
| JPS622292A (ja) | 画像表示装置 | |
| KR100268468B1 (ko) | 채배주파수 발생회로 | |
| JPH0517750B2 (ja) | ||
| JPS6064391A (ja) | 同期結合装置 | |
| JP2598926B2 (ja) | カラー方式変換回路 | |
| JP3129866B2 (ja) | アスペクト比変換装置 | |
| JP2850964B2 (ja) | ピクチュア・イン・ピクチュア回路 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JP2578681B2 (ja) | 多画面表示装置 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JPH0352877B2 (ja) | ||
| JPS63199596A (ja) | 映像信号処理装置 | |
| JPH01248879A (ja) | アドレス制御回路 | |
| JPS60153683A (ja) | テレビジヨン受像機 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 | |
| JPH05289642A (ja) | 文字表示装置 | |
| JPH03133265A (ja) | テレビジョン受像機 | |
| JPH04195192A (ja) | 同期信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |