JPS61198740A - 厚膜回路基板 - Google Patents

厚膜回路基板

Info

Publication number
JPS61198740A
JPS61198740A JP60039631A JP3963185A JPS61198740A JP S61198740 A JPS61198740 A JP S61198740A JP 60039631 A JP60039631 A JP 60039631A JP 3963185 A JP3963185 A JP 3963185A JP S61198740 A JPS61198740 A JP S61198740A
Authority
JP
Japan
Prior art keywords
conductor
substrate
circuit board
semiconductor element
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60039631A
Other languages
English (en)
Inventor
Koichiro Izumi
和泉　孝一郎
Toshiaki Nishikawa
敏明 西川
Setsuko Kawasaki
川崎　攝子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60039631A priority Critical patent/JPS61198740A/ja
Publication of JPS61198740A publication Critical patent/JPS61198740A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路等に使用される半導体素子等を搭
載するための厚膜回路基板に関する。
〔従来の技術〕
従来この種の厚膜回路基板は、半導体素子等を該厚膜基
板に接続するため、第３図（ａ）、（ｂ）に示すように
ワイヤポンディング技術を使用していた。
第３図は従来の厚膜回路基板を使用して半導体素子を搭
載した一実施例で、（ａ）は正面図、（ｂ）は（ａ）の
Ｃ−Ｃ断面図である。第３図（ａ）、Φ）において、１
はセラミック等の基板２ａ、２ｂは接続用導体部、３は
半導体素子、４ａ、４ｂは基板１上の導体部２ａ、２ｂ
と半導体素子３との間を電気的に接続するだめのボンデ
ィングワイヤ（金線、アルミニウム線）である。又５ａ
、５ｂは半導体素子３上の接続用パッドである。
〔発明が解決しようとする問題点〕
上述した従来の厚膜回路基板は、ボンディングワイヤで
接続するために、基板１上に搭載する半導体素子３と接
続用導体部２ａ、２ｂとは第３図に示すように１２、Ｌ
３の間隔を保つ必要があるため、高密度の回路基板とし
て不十分であるという欠点があった。
本発明は前記問題点を解消し、高密度実装を実現できる
ようにした厚膜回路基板を提供するものである。
〔問題点を解決するための手段〕
本発明の厚膜回路基板は半導体素子用接続導体部を有す
る厚膜回路基板において、該接続導体部上に半導体素子
のパッド部に対応した接続用金導体凸部を設けたことを
特徴とするものである。
〔実施例〕
以下、本発明の実施例を図によって説明する。
第１図（ａ）、（ｂ）、（Ｃ）は本発明の一実施例で、
（ａ）は正面図、（ｂ）は（ａ）のＡ−Ａ断面図、（Ｃ
）は（ａ）のＢ−Ｂ断面図である。第１図（ａ）、（ｂ
）、（Ｃ）において、１は基板、２ａ、２ｂは基板上の
接続導体部、３は半導体素子、５ａ、　５ｂは半導体素
子３上に形成された接続用パッド部、６ａ、６ｂは基板
１の導体２ａ、　２ｂ上に該半導体素子上のパッド部５
ａ、５ｂに対応して形成された金導体凸部である。
第１図において、半導体素子３を基板１の導体部２ａ、
２ｂ等に搭載するためには、半導体素子３のパッド部５
ａ、５ｂ等を導体部２ａ、　２ｂ上の金導体凸部６ａ、
６ｂ上に搭載しくパッド部５ａ、５ｂ等と金導体凸部６
ａ、６ｂ等は対応している）、その後加熱圧着法等によ
り全部を溶融して接続することができる。
本構成によシ従来の実施例によるワイヤポンディング部
による半導体素子と基板の導体部との間隔が無視できる
程小さくなる（　２２％　１３二〇　）。
次に第２図（ａ）、　（ｂ）、（Ｃ）に本発明の金導体
凸部の形成法を示す。第２図（ａ）　、（ｂ）　、（ｃ
）において、１は基板（アルミナセラミック等）、２は
接続導体部（Ａｇｅｄ合金等）、６は金導体凸部である
。第２図（ｂ）、（Ｃ）はスクリーン印刷法等により所
定の配線パターン用マスクを各々接続導体部、金導体凸
部用として作成し、ＡｇＰｄ％Ａｕペーストを使用して
印刷、焼成することにより形成する。Ａｕ導体凸部の厚
みの制御もスクリーン厚等を変更することにより、容易
に制御することができる。
〔発明の効果〕
以上説明したように本発明は、回路基板の接続導体部上
に半導体素子のパッド部に対応した接続用金導体凸部を
設けることによシ、従来以上の高密度実装を実現できる
効果を有するものである。
【図面の簡単な説明】
第１図（ａ）、（ｂ）％　（Ｃ）は本発明の厚膜回路基
板の一実施例を示すもので、（ａ）は平面図、（ｂ）は
（ａ）のＡ−Ａ断面図、（Ｃ）は（ａ）のＢ−Ｂ断面図
、第２図（ａ）、（ｂ）、（Ｃ）は本発明の金導体凸部
の形成法に関する斜視図、第３図（ａ）、（ｂ）は従来
の厚膜回路基板を示すもので、（ａ）は平面図、（ｂ）
は断面図である。 １・・・基板、２ａ、２ｂ・・・接続導体部、　３・・
・半導体素子、　　　４ａ、４ｂ・・・ポンディングワ
イヤー、５ａ、５ｂ−・・半導体素子上の接続用パッド
部、６ａ、　６ｂ・・・金導体凸部 第１図 （ｂ） 第２図 （ａ） 第３図 ＜ａ＞ 、」 ＜ｂ）

Claims (1)

    【特許請求の範囲】
  1. （１）半導体素子をセラミック基板等の回路基板に接続
    するための接続導体部を有する厚膜回路基板において、
    該接続導体部上に半導体素子のパット部に対応した接続
    用金導体凸部を設けたことを特徴とする厚膜回路基板。
JP60039631A 1985-02-28 1985-02-28 厚膜回路基板 Pending JPS61198740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60039631A JPS61198740A (ja) 1985-02-28 1985-02-28 厚膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60039631A JPS61198740A (ja) 1985-02-28 1985-02-28 厚膜回路基板

Publications (1)

Publication Number Publication Date
JPS61198740A true JPS61198740A (ja) 1986-09-03

Family

ID=12558440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60039631A Pending JPS61198740A (ja) 1985-02-28 1985-02-28 厚膜回路基板

Country Status (1)

Country Link
JP (1) JPS61198740A (ja)

Similar Documents

Publication Publication Date Title
US5747877A (en) Semiconductor chip package with enhanced thermal conductivity
US4587548A (en) Lead frame with fusible links
JPS61198740A (ja) 厚膜回路基板
JP2652222B2 (ja) 電子部品搭載用基板
JP2822446B2 (ja) 混成集積回路装置
JP2670505B2 (ja) 電子部品搭載用基板
JPH0519974Y2 (ja)
JPS63283051A (ja) 混成集積回路装置用基板
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
JPS634690A (ja) 厚膜混成集積回路基板
JPS6292354A (ja) ハイブリツドｉｃ
JPH0298187A (ja) 厚膜集積回路およびその製造方法
JPS61251198A (ja) フラツトパツケ−ジの実装方法
JPH04111460A (ja) 混成集積回路装置
JPH0459778B2 (ja)
JPH0936158A (ja) パッケージ型半導体装置の構造
JPS592865A (ja) ドライバ搭載型サ−マルヘツド
JPS61222196A (ja) 厚膜導体の接続構造
JPS6235552A (ja) 半導体搭載装置の製造方法
JPH0430441A (ja) 半導体装置
JPS5835952A (ja) 半導体集積回路装置
JPS63291490A (ja) 電子部品搭載用基板
JPH04373198A (ja) プリント基板
JPH01293525A (ja) 半導体装置
JPS60171763A (ja) セラミツク回路基板とリ−ド端子との接続構造