JPS61198744A - デバイスの製造方法 - Google Patents
デバイスの製造方法Info
- Publication number
- JPS61198744A JPS61198744A JP60279377A JP27937785A JPS61198744A JP S61198744 A JPS61198744 A JP S61198744A JP 60279377 A JP60279377 A JP 60279377A JP 27937785 A JP27937785 A JP 27937785A JP S61198744 A JPS61198744 A JP S61198744A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- region
- polycrystalline
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/086—Isolated zones
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/097—Lattice strain and defects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/123—Polycrystalline diffuse anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は誘電的に分離された電気デバイスの製作に係る
。
。
技術背景
集積回路のようなほとんどの電子要素において、本質的
に単結晶シリコンすなわちたとえばそれぞれ転位又は積
層欠陥のような線状及び平面状欠陥の全欠陥が108C
rn−2以下であるシリコンの領域間に、横方向の分離
が生成される。この分離は単結晶シリコン領域間に、分
離される単結晶材料の活性領域の深さにほぼ等しい厚さ
を有する電気的に絶縁性材料の領域を挿入することによ
り、実現される。
に単結晶シリコンすなわちたとえばそれぞれ転位又は積
層欠陥のような線状及び平面状欠陥の全欠陥が108C
rn−2以下であるシリコンの領域間に、横方向の分離
が生成される。この分離は単結晶シリコン領域間に、分
離される単結晶材料の活性領域の深さにほぼ等しい厚さ
を有する電気的に絶縁性材料の領域を挿入することによ
り、実現される。
(活性領域は電子デバイス構造を含むように修正された
単結晶シリコンの部分である。活性領域は一般的な電圧
デバイスの場合、典型的には1μmの厚さである。)あ
るいは、p−n障壁はデバイス領域を分離する。このよ
うにして、一つの単結晶領域すなわち一活性領域中に形
成されるトランジスタ及び他のデバイスは、電気的に分
離され、第2の活性領域中のデバイスと相互作用するの
が防止される。
単結晶シリコンの部分である。活性領域は一般的な電圧
デバイスの場合、典型的には1μmの厚さである。)あ
るいは、p−n障壁はデバイス領域を分離する。このよ
うにして、一つの単結晶領域すなわち一活性領域中に形
成されるトランジスタ及び他のデバイスは、電気的に分
離され、第2の活性領域中のデバイスと相互作用するの
が防止される。
しかし、主要ないくつかの用途においては、横方向の分
離のみでは不十分である。たとえば、例によっては、動
作に用いられる電圧は、分離活性領域間の相互作用を起
させるのに十分な大きさである。この相互作用は、−活
性領域下の荷電キャリヤが下の基板に浸透し、横方向分
離領域下の基板を横切シ、第2の活性領域に上ることに
より生じる。二つの活性領域間のそのような好ましくな
い電気的相互接続を防止するため、横方向の分離に加え
垂直方向の電気的分離が用いられる。垂直方向の分離は
いくつか又は共通してほとんどすべての単結晶シリコン
領域下に、電気的に絶縁性の材料をおくことにより、行
える。このような方法により、高電圧においてさえ、活
性領域間の相互作用が防止される。
離のみでは不十分である。たとえば、例によっては、動
作に用いられる電圧は、分離活性領域間の相互作用を起
させるのに十分な大きさである。この相互作用は、−活
性領域下の荷電キャリヤが下の基板に浸透し、横方向分
離領域下の基板を横切シ、第2の活性領域に上ることに
より生じる。二つの活性領域間のそのような好ましくな
い電気的相互接続を防止するため、横方向の分離に加え
垂直方向の電気的分離が用いられる。垂直方向の分離は
いくつか又は共通してほとんどすべての単結晶シリコン
領域下に、電気的に絶縁性の材料をおくことにより、行
える。このような方法により、高電圧においてさえ、活
性領域間の相互作用が防止される。
垂直方向の分離Fiまた、一層の信頼性が望ましい各目
上の電圧で動作するデバイス中で用いると有利である。
上の電圧で動作するデバイス中で用いると有利である。
垂直方向の分離を作るのに絶縁性材料を加えると、熱プ
ロセス又はイオン化放射により下の基板中に形成された
電子正孔対が、活性領域に移動するのが防止され、従っ
てこの領域中の電子デバイスによる情報処理中に誤りが
導入されるのが防止される。加えて、垂直方向の分離は
容量を減し、従ってよシ速いデバイス動作を可能にする
。
ロセス又はイオン化放射により下の基板中に形成された
電子正孔対が、活性領域に移動するのが防止され、従っ
てこの領域中の電子デバイスによる情報処理中に誤りが
導入されるのが防止される。加えて、垂直方向の分離は
容量を減し、従ってよシ速いデバイス動作を可能にする
。
横方向及び垂直方向の分離の両方を有する要素を生成す
るために、各種プロセスが用いられてきた。たとえば、
誘電体分離プロセスについては、ケイ・イー・ビーン(
K、 E。
るために、各種プロセスが用いられてきた。たとえば、
誘電体分離プロセスについては、ケイ・イー・ビーン(
K、 E。
Bean ) 及びダヴリュ・アール・ランヤン(W
、 R,Runyan )らにより、ジャーナル・オブ
・ザ・エレクトロケミカルソサイアテイ(Journa
l of the Eleetroehemieal
5ociety)124(1)、5C(1977)に述
べられている。このプロセスは非常に低い欠陥密度を有
するシリコン基板を用いることを含む。シリコン基板は
第1図中のシリコン酸化′ftJ3のような絶縁性材料
で被覆され、たとえばフォトリングラフィとそれに続く
化学エツチングのような通常の技術により、孔5が酸化
物中に形成される。次に、溝7が誘電体材料中の孔の下
のシリコンの露出した部分中に、エッチされる。必要が
あれば、N+シリコン8の領域が溝γ上に生成される。
、 R,Runyan )らにより、ジャーナル・オブ
・ザ・エレクトロケミカルソサイアテイ(Journa
l of the Eleetroehemieal
5ociety)124(1)、5C(1977)に述
べられている。このプロセスは非常に低い欠陥密度を有
するシリコン基板を用いることを含む。シリコン基板は
第1図中のシリコン酸化′ftJ3のような絶縁性材料
で被覆され、たとえばフォトリングラフィとそれに続く
化学エツチングのような通常の技術により、孔5が酸化
物中に形成される。次に、溝7が誘電体材料中の孔の下
のシリコンの露出した部分中に、エッチされる。必要が
あれば、N+シリコン8の領域が溝γ上に生成される。
N+シリコンはシリコン酸化物のような絶縁体9で被覆
される。
される。
絶縁体は再び多結晶シリコン10の層で被覆される。生
じた構造が第1図中のIFに示されている。次に構造全
体を反転し、IGに示された構造が得られるまで、シリ
コン基板は削シ落される。この構造において、残った高
品質シリコンは12で示され、絶縁層は14及び15に
より示され、多結晶シリコンは16で示されている。従
って、最終的な構造は電気的な絶縁性材料上に、単結晶
シリコン12を有する。
じた構造が第1図中のIFに示されている。次に構造全
体を反転し、IGに示された構造が得られるまで、シリ
コン基板は削シ落される。この構造において、残った高
品質シリコンは12で示され、絶縁層は14及び15に
より示され、多結晶シリコンは16で示されている。従
って、最終的な構造は電気的な絶縁性材料上に、単結晶
シリコン12を有する。
第1図のプロセスで製作工程が行われるにつれ、基板は
、各種の変形を受ける。一般に、l)たとえば凹状態又
は凸状態の曲り又は2)波状の変形が観測されている。
、各種の変形を受ける。一般に、l)たとえば凹状態又
は凸状態の曲り又は2)波状の変形が観測されている。
両方の変形が望ましくない。前者は自動的な加工を制限
し、DI基板の機械的プロセス上の歩留りに影響を与え
、一方後者は歪により導入された欠陥ycよシ、歩留p
を本質的に減少させるまたとえば、第1E図から12図
の領域1oをつけ加える例のように、多結晶シリコンを
成長させることは、第2図に示されるように、基板中に
本質的な曲シを発生させることが報告されている。(テ
ィー・スズキ(T、 5uzuki )ら、ジャーナル
・オブ・ザ・エレクトロケミカル・ンサイアティ(Jo
urnal of the Elec−一一一一喝−−
−剛−−■■−−閣■■■−trochemical
7.124.177N(1977)を参照のこと。)こ
の曲りは成長プロセスから生じる多結晶粒径の本質的な
増加によるとされて込る。第3図に例が子宮れる波状の
変形は第1G図中に示された構造が、活性領域12中に
デバイスゲート酸化物を生成するために、酸化雰囲気に
露出された時、観測書れている。
し、DI基板の機械的プロセス上の歩留りに影響を与え
、一方後者は歪により導入された欠陥ycよシ、歩留p
を本質的に減少させるまたとえば、第1E図から12図
の領域1oをつけ加える例のように、多結晶シリコンを
成長させることは、第2図に示されるように、基板中に
本質的な曲シを発生させることが報告されている。(テ
ィー・スズキ(T、 5uzuki )ら、ジャーナル
・オブ・ザ・エレクトロケミカル・ンサイアティ(Jo
urnal of the Elec−一一一一喝−−
−剛−−■■−−閣■■■−trochemical
7.124.177N(1977)を参照のこと。)こ
の曲りは成長プロセスから生じる多結晶粒径の本質的な
増加によるとされて込る。第3図に例が子宮れる波状の
変形は第1G図中に示された構造が、活性領域12中に
デバイスゲート酸化物を生成するために、酸化雰囲気に
露出された時、観測書れている。
波状変形に伴う欠陥を回復させるため釦、基板の多結晶
領域16は、シリコン酸化物領域の形成前に、シリコン
窒化物層で被覆サレる。(このプロセスに対し、197
7年4月12日付与されたティー・スズキ(T、 5u
zuki )らによる米国特許4,017,341号を
参照のこと。)シリコン窒化物によるキャップは第3図
の変形を本質的に減すが、第2図中に示さレルよ5な曲
シの変形を増す。加えて、シリコン窒化物工程を用いる
ことは、シリコン窒化物の堆積と、電気的接触及び熱的
接触の形成を可能にするための、この層の最終的な除去
を必要とする。
領域16は、シリコン酸化物領域の形成前に、シリコン
窒化物層で被覆サレる。(このプロセスに対し、197
7年4月12日付与されたティー・スズキ(T、 5u
zuki )らによる米国特許4,017,341号を
参照のこと。)シリコン窒化物によるキャップは第3図
の変形を本質的に減すが、第2図中に示さレルよ5な曲
シの変形を増す。加えて、シリコン窒化物工程を用いる
ことは、シリコン窒化物の堆積と、電気的接触及び熱的
接触の形成を可能にするための、この層の最終的な除去
を必要とする。
発明の要約
誘電的に分離されたデバイスの形成において、用いられ
る特定の処理工程を通して、波形変形が避けられ、#J
シもかなシ減少する。
る特定の処理工程を通して、波形変形が避けられ、#J
シもかなシ減少する。
この工程は、微小粒径多結晶シリコン領域を有する基板
を、平均表面粒径寸法を本質的に拡大するのに十分な温
度に加熱することを必要とする。このために必要な@度
と処理時間の適渦な組合せは、結晶学的な構造、薄膜の
歪、もし存在するならばドーパントの濃度及び熱処理前
の多結晶粒径の大きさに依存して増す。変換可能な材料
の例は、最初1200t: テSi、 HCl3 テ化
学気相堆積(CVD)L、続1、Qて1150℃”?’
stHC13を堆積することにより形成した多結晶領
域である。この材料は平均粒径サイズが、一般的に約1
410℃、約1分の温度/時間組合せで、約Iμmから
Loll、、以上になる。多結晶シリコンを形成するほ
とんどの方法の場合、波形変形の減少を伴いながら多結
晶粒径を本質的に増すには、少くとも13001:の温
度が必要である。加えて、粒径の増加にもががわらず、
スズキ(5uzuki ) の報告とは反対に、多結
晶シリコンを含む基板の曲りは増加せず、事実基板の曲
りは小さくなる。すなわち、基板の曲率中径は増加する
。従って、先の報告とは異シ、特殊な技術による多結晶
領域の粒径の増加は、基板の波形変形の本質的な防止と
ともに、曲りをかなり減少させる。
を、平均表面粒径寸法を本質的に拡大するのに十分な温
度に加熱することを必要とする。このために必要な@度
と処理時間の適渦な組合せは、結晶学的な構造、薄膜の
歪、もし存在するならばドーパントの濃度及び熱処理前
の多結晶粒径の大きさに依存して増す。変換可能な材料
の例は、最初1200t: テSi、 HCl3 テ化
学気相堆積(CVD)L、続1、Qて1150℃”?’
stHC13を堆積することにより形成した多結晶領
域である。この材料は平均粒径サイズが、一般的に約1
410℃、約1分の温度/時間組合せで、約Iμmから
Loll、、以上になる。多結晶シリコンを形成するほ
とんどの方法の場合、波形変形の減少を伴いながら多結
晶粒径を本質的に増すには、少くとも13001:の温
度が必要である。加えて、粒径の増加にもががわらず、
スズキ(5uzuki ) の報告とは反対に、多結
晶シリコンを含む基板の曲りは増加せず、事実基板の曲
りは小さくなる。すなわち、基板の曲率中径は増加する
。従って、先の報告とは異シ、特殊な技術による多結晶
領域の粒径の増加は、基板の波形変形の本質的な防止と
ともに、曲りをかなり減少させる。
有利な一実施例の所望のプロセスは、たとえば、タング
ステンハロゲン光源を用いて、電磁放射で基板を輻射加
熱することにより、達成される。多結晶粒径の十分な増
力Uは、1分という短い時間で実現される。従って、本
発明のプロセス(支)付随した歩留シの上昇という望ま
しい結果は、処理工程の増加を最小にしたまま達成され
る。
ステンハロゲン光源を用いて、電磁放射で基板を輻射加
熱することにより、達成される。多結晶粒径の十分な増
力Uは、1分という短い時間で実現される。従って、本
発明のプロセス(支)付随した歩留シの上昇という望ま
しい結果は、処理工程の増加を最小にしたまま達成され
る。
実施例の説明
微小又は非常に微小な粒径の多結晶シリコンの領域を有
する基板の存在下で、シリコン酸化物を形成することに
伴う波形効果は、多結晶シリコン表面の粒径を増すため
に用いられる熱処理により、避けられる。(本発明の目
的のため、非常に微小な粒径の領域及び微小な粒径領域
は、デバイスの活性領域から最も離れた多結晶領域の表
面で、それぞれ4μm及び10μm以下の平均粒径をも
つものである。波形の形態は、基板の主表面に垂直な仮
想平面により作られる基板表面の少くとも一つの断面中
の、基板周辺以外に1個以上の局部的な極値があシ、断
面積におけるこれら極値間の最大の高さの差が、25μ
m以上である場合である。)はとんどの方法により形成
される多結晶シリコン領域の場合、1300℃以上の温
度に加熱することにより、結晶粒径の所望の成長が起る
。加熱工程は多結晶シリコン領域形成後、デバイス活性
領域上への酸化物領域の生成前に行われる。所望の加熱
を行うのに、各種の技術が使用できる。用いる熱源によ
らず、多結晶領域は所望の温度に加熱され、デバイス活
性領域から最も遠い多結晶領域の表面における平均多結
晶粒径が、少くとも10μmになるまで、この温度に保
たれる。たとえば、オーエンス(Ouwens)及びハ
イリガズ(Hei jligers ) によりアプ
ライド・フィジックス・レターズ(Applied。
する基板の存在下で、シリコン酸化物を形成することに
伴う波形効果は、多結晶シリコン表面の粒径を増すため
に用いられる熱処理により、避けられる。(本発明の目
的のため、非常に微小な粒径の領域及び微小な粒径領域
は、デバイスの活性領域から最も離れた多結晶領域の表
面で、それぞれ4μm及び10μm以下の平均粒径をも
つものである。波形の形態は、基板の主表面に垂直な仮
想平面により作られる基板表面の少くとも一つの断面中
の、基板周辺以外に1個以上の局部的な極値があシ、断
面積におけるこれら極値間の最大の高さの差が、25μ
m以上である場合である。)はとんどの方法により形成
される多結晶シリコン領域の場合、1300℃以上の温
度に加熱することにより、結晶粒径の所望の成長が起る
。加熱工程は多結晶シリコン領域形成後、デバイス活性
領域上への酸化物領域の生成前に行われる。所望の加熱
を行うのに、各種の技術が使用できる。用いる熱源によ
らず、多結晶領域は所望の温度に加熱され、デバイス活
性領域から最も遠い多結晶領域の表面における平均多結
晶粒径が、少くとも10μmになるまで、この温度に保
たれる。たとえば、オーエンス(Ouwens)及びハ
イリガズ(Hei jligers ) によりアプ
ライド・フィジックス・レターズ(Applied。
Physics Letters )、26.569頁
(1975)に述べられているように、太陽電池に関連
して議論された加熱技術が有用である。そのような対流
加熱技術及び伝導加熱技術の場合、30分ないし10時
間の範囲の温度に対し八一般に1200ないし1370
℃の温度が、所望の粒径拡大のために必要である。伝導
又は対流により生じる1370℃以上の温度も除かれな
いが、伝導又は対流加熱技術は制御及び汚染の難点を生
じる。これらの難点は、0.2μmないし20μmの波
長範囲の電磁放射を用い、基本的に基板の片側のみに放
射を入射させることにより加熱すると避けられる。
(1975)に述べられているように、太陽電池に関連
して議論された加熱技術が有用である。そのような対流
加熱技術及び伝導加熱技術の場合、30分ないし10時
間の範囲の温度に対し八一般に1200ないし1370
℃の温度が、所望の粒径拡大のために必要である。伝導
又は対流により生じる1370℃以上の温度も除かれな
いが、伝導又は対流加熱技術は制御及び汚染の難点を生
じる。これらの難点は、0.2μmないし20μmの波
長範囲の電磁放射を用い、基本的に基板の片側のみに放
射を入射させることにより加熱すると避けられる。
(両側への放射加熱も除外されないが、一般に他の加熱
機構に付随した難点を、完全に除くわけではない。)入
射電磁放射により誘導される加熱の場合、1410ない
し1365℃の範囲の温度では、一般に5ないし60分
の範囲の時間が必要である。(たとえば電子ビーム、直
空紫外又はX線のような粒子ビームを用いることも除外
されないが、直空中で行われ、従って不便である。加え
て、マイクロ波放射も除外されない。) 典型的な場合、有利な結晶成長は1300℃以上、好ま
しくけ1400℃以上、最も好ましくは1410℃の温
度に、基板温度を比較的均一に高めることにより得られ
る。(比較的均一な加熱において、基板表面に渡る温度
の二乗根平均偏差は、10パーセントを越えてはならな
い)典型的な場合、温度は1秒車シ10ないし20℃の
範囲の速度で上昇させると、良い結果が得られる。所望
の結果を得るために、1300℃以上の温度が一般に適
しているが、典型的な場合、温度が高ければ高いほど、
より速くこの結果が得られる。
機構に付随した難点を、完全に除くわけではない。)入
射電磁放射により誘導される加熱の場合、1410ない
し1365℃の範囲の温度では、一般に5ないし60分
の範囲の時間が必要である。(たとえば電子ビーム、直
空紫外又はX線のような粒子ビームを用いることも除外
されないが、直空中で行われ、従って不便である。加え
て、マイクロ波放射も除外されない。) 典型的な場合、有利な結晶成長は1300℃以上、好ま
しくけ1400℃以上、最も好ましくは1410℃の温
度に、基板温度を比較的均一に高めることにより得られ
る。(比較的均一な加熱において、基板表面に渡る温度
の二乗根平均偏差は、10パーセントを越えてはならな
い)典型的な場合、温度は1秒車シ10ないし20℃の
範囲の速度で上昇させると、良い結果が得られる。所望
の結果を得るために、1300℃以上の温度が一般に適
しているが、典型的な場合、温度が高ければ高いほど、
より速くこの結果が得られる。
多結晶シリコン領域を本質的に溶融させること、すなわ
ち多結晶シリコン層全厚の20パ一セント以上の多結晶
領域の深さまで溶融させることは、避けるべきである。
ち多結晶シリコン層全厚の20パ一セント以上の多結晶
領域の深さまで溶融させることは、避けるべきである。
しかし、シリコンの融点に本質的に等価な温度も許容さ
れ、許容されない溶融を起すことなく用いることができ
、事実有利である。伝導又は対流加熱に関して、一度融
点に達すると、融解は多結晶シリコン領域ff:通して
、急速に進む。
れ、許容されない溶融を起すことなく用いることができ
、事実有利である。伝導又は対流加熱に関して、一度融
点に達すると、融解は多結晶シリコン領域ff:通して
、急速に進む。
従って、これらの加熱方法において、温度を融点よりわ
ずかに下に保つことは、有利である。放射加熱の場合、
融点のわずかに士の温度が用いられ、溶融深さの規定も
、例外とされない。そのような温度は電磁放射により、
表面の溶融が始るまで、温度を徐々に上昇させることに
より実現される。ジー・ケイ・セラー(G、 K、 C
e1ler )らにより、アプライド・フィジックス・
レターズ(App 1 i e d 匹二rcs、Le
tters )、 43.868頁(1983)に報告
されているように、このプロセスにより、シリコンの融
点に等しいかそれ以上の温度が、本質的な溶融領域を生
じることなく実現される。典型的な場合、溶融領域を制
限す′ることは、放射加熱において、一般に入射パワー
密度を溶融閾値の20パーセントを越えない値まで、増
すことにより実現される。
ずかに下に保つことは、有利である。放射加熱の場合、
融点のわずかに士の温度が用いられ、溶融深さの規定も
、例外とされない。そのような温度は電磁放射により、
表面の溶融が始るまで、温度を徐々に上昇させることに
より実現される。ジー・ケイ・セラー(G、 K、 C
e1ler )らにより、アプライド・フィジックス・
レターズ(App 1 i e d 匹二rcs、Le
tters )、 43.868頁(1983)に報告
されているように、このプロセスにより、シリコンの融
点に等しいかそれ以上の温度が、本質的な溶融領域を生
じることなく実現される。典型的な場合、溶融領域を制
限す′ることは、放射加熱において、一般に入射パワー
密度を溶融閾値の20パーセントを越えない値まで、増
すことにより実現される。
過当な熱処理の後、デバイス活性領域中のシリコン酸化
物構造が、ニス・シー(S、5ze)編、VLS I技
術、マグロ−ヒル、1983中でエル・シー・パリロー
(L、 C,Parr目1o )により、第11章44
5−505頁に述べられているような通常の技術により
、生成される。次に、デバイスをやはシシ−(Sze
)による上で引用した文献中に述べられているような通
常の技術で完成させる。高電圧デバイスの場合、製作プ
ロセスは同じであるが、デバイス構造の例は、バレンチ
ン(Bal 1antyne)らにより、ベル・ラボラ
トリーズ・レコード(−シ」ユLaboratorie
s Record )、1982年4月、91−94頁
に述べられている。
物構造が、ニス・シー(S、5ze)編、VLS I技
術、マグロ−ヒル、1983中でエル・シー・パリロー
(L、 C,Parr目1o )により、第11章44
5−505頁に述べられているような通常の技術により
、生成される。次に、デバイスをやはシシ−(Sze
)による上で引用した文献中に述べられているような通
常の技術で完成させる。高電圧デバイスの場合、製作プ
ロセスは同じであるが、デバイス構造の例は、バレンチ
ン(Bal 1antyne)らにより、ベル・ラボラ
トリーズ・レコード(−シ」ユLaboratorie
s Record )、1982年4月、91−94頁
に述べられている。
以下の例は本発明の例である。
第1例
二酸化シリコン被覆V溝を有するシリコン基板を用いた
。このシリコン基板は直径100間で、200Ω−備の
抵抗率を有し、p形で、(Zoo)結晶方位の主表面を
もち、浮遊帯法で作成した。シリコン基板は結晶学的な
選択エッチャントを用いて、溝を形成した。このエッチ
ャントは最初1648グラムのKOHを3630−の水
に解かし、続いて485ゴのイソプロピルアルコールを
、KOH水溶液に加えることにより、作成した。混合物
は約80℃に加熱した。(イソプロピルアルコールは8
0℃においても水溶液中には完全には解けなかった。そ
のため加えたアルコールの一部は分解した相を形成し、
それは水溶性の部分上に浮いた。各エツチングの前に、
過度の量が分離していないことを確認するために、アル
コール層の体積を視察で検証すべきである。)基板はこ
の混合液中での処理のため、最初約30秒間、HFIと
水15の混合物中に浸すことにより、準備した。
。このシリコン基板は直径100間で、200Ω−備の
抵抗率を有し、p形で、(Zoo)結晶方位の主表面を
もち、浮遊帯法で作成した。シリコン基板は結晶学的な
選択エッチャントを用いて、溝を形成した。このエッチ
ャントは最初1648グラムのKOHを3630−の水
に解かし、続いて485ゴのイソプロピルアルコールを
、KOH水溶液に加えることにより、作成した。混合物
は約80℃に加熱した。(イソプロピルアルコールは8
0℃においても水溶液中には完全には解けなかった。そ
のため加えたアルコールの一部は分解した相を形成し、
それは水溶性の部分上に浮いた。各エツチングの前に、
過度の量が分離していないことを確認するために、アル
コール層の体積を視察で検証すべきである。)基板はこ
の混合液中での処理のため、最初約30秒間、HFIと
水15の混合物中に浸すことにより、準備した。
基板は最初1050℃に加熱されていた炉中に入れるこ
と釦より、シリコン酸化物パターンでマスクした。98
℃に加熱されたバブラ全通して酸素をバブルさせ、この
ように水で飽和した酸素を炉中に導入することにより、
炉内に酸化雰囲気を生成した。酸素による基板の処理は
、0.5μm厚のシリコン酸化物層が生じるまで、80
分間続けた。
と釦より、シリコン酸化物パターンでマスクした。98
℃に加熱されたバブラ全通して酸素をバブルさせ、この
ように水で飽和した酸素を炉中に導入することにより、
炉内に酸化雰囲気を生成した。酸素による基板の処理は
、0.5μm厚のシリコン酸化物層が生じるまで、80
分間続けた。
AZIIIポジ形レジスト(シプレー社の専売品)の1
μm厚の層を、シリコン酸化物層上に、スピン形成した
。レジストはその表面に接触させたマスクを通して、水
銀ランプに露出させた。マスクは50ないし500μm
に変化する間隔で分離された大きさの異る一連の透明長
方形から成った。レジストは市販の現像液で現像した。
μm厚の層を、シリコン酸化物層上に、スピン形成した
。レジストはその表面に接触させたマスクを通して、水
銀ランプに露出させた。マスクは50ないし500μm
に変化する間隔で分離された大きさの異る一連の透明長
方形から成った。レジストは市販の現像液で現像した。
次に露出した酸化物領域は、基板をHFの緩衝液中に、
30分間浸すことにより、エツチング除去した。レジス
トは市販のレジスト除去剤を用いて除去し、基板は過酸
化水素/硫酸処理と、付随した洗浄及び乾燥工程により
、清浄化した。次に、基板は、脱イオン水中に約2分間
浸し、直ちに水/KOH/アルコール混合物中に浸すこ
とにより洗浄した。混合液中の基板は、基板の主表面に
垂直方向に、1分当り1μmをわずかに越える速度で進
むエツチングを受けた。
30分間浸すことにより、エツチング除去した。レジス
トは市販のレジスト除去剤を用いて除去し、基板は過酸
化水素/硫酸処理と、付随した洗浄及び乾燥工程により
、清浄化した。次に、基板は、脱イオン水中に約2分間
浸し、直ちに水/KOH/アルコール混合物中に浸すこ
とにより洗浄した。混合液中の基板は、基板の主表面に
垂直方向に、1分当り1μmをわずかに越える速度で進
むエツチングを受けた。
60μmのエッチ深さが所望であったので、基板は混合
液中に1時間よりわずかに短い時間保持し、次に取り出
した。基板は再び脱イオン水中で約2分間洗い、加熱さ
れた乾燥窒素の雰囲気中で、スピン乾燥させた。エツチ
ングは結晶面に従い、(111)面を向いた側壁を有す
るV型空胴が生じた。このように生成した溝は(111
)面で区切られ、それらの長軸は(110)方向に沿っ
た。溝は50ないし500μmの間の距離で分離され、
約60μmの深さを有した。
液中に1時間よりわずかに短い時間保持し、次に取り出
した。基板は再び脱イオン水中で約2分間洗い、加熱さ
れた乾燥窒素の雰囲気中で、スピン乾燥させた。エツチ
ングは結晶面に従い、(111)面を向いた側壁を有す
るV型空胴が生じた。このように生成した溝は(111
)面で区切られ、それらの長軸は(110)方向に沿っ
た。溝は50ないし500μmの間の距離で分離され、
約60μmの深さを有した。
V〜溝上の二酸化シリコン被膜は、約3.75μmの厚
さであった。被膜は基板を1240℃に加熱された炉内
に導入することにより、形成された。炉の雰囲気は、9
8℃に加熱芒れた水バブラ全通して酸素をバブルさせる
水で飽和した酸素を炉中に導入することにより作った。
さであった。被膜は基板を1240℃に加熱された炉内
に導入することにより、形成された。炉の雰囲気は、9
8℃に加熱芒れた水バブラ全通して酸素をバブルさせる
水で飽和した酸素を炉中に導入することにより作った。
酸素による基板の処理は、22時間続き、3.’75μ
m厚の二酸化シリコンの層が生成した。
m厚の二酸化シリコンの層が生成した。
基板を7プライド・マテリアルズ社により販売されてい
るAMV−1200CVD反応容器の試料ホルダに移し
た。基板はV溝表面を露出して置いた。乾燥窒素、次に
乾燥水素で系を清浄化した。乾燥水素中で120’O℃
に基板を加熱した。水素流は1分当り95リツトルの流
速となるよう調整した。1分画918グラムの速度のト
リクロロシランの流れに、1分当り6リツトルの水素を
混合し、1分当り95リツトルの水素流と組合せ、約1
0分間続け、約27μmのシリコンを成長させた。トリ
クロロシランの流れを、1分当シ37グラムの流れに増
した。温度は1150℃に下げた。トリクロロシランの
流れは約2時間と23分続け、堆積した多結晶シリコン
の全厚は、739μmであった。次に、トリクロロシラ
ンの流れを止めた。堆積室は乾燥水素で1分間清浄化し
、加熱を停止し、乾燥水素雰囲気中で、基板を冷却させ
た。
るAMV−1200CVD反応容器の試料ホルダに移し
た。基板はV溝表面を露出して置いた。乾燥窒素、次に
乾燥水素で系を清浄化した。乾燥水素中で120’O℃
に基板を加熱した。水素流は1分当り95リツトルの流
速となるよう調整した。1分画918グラムの速度のト
リクロロシランの流れに、1分当り6リツトルの水素を
混合し、1分当り95リツトルの水素流と組合せ、約1
0分間続け、約27μmのシリコンを成長させた。トリ
クロロシランの流れを、1分当シ37グラムの流れに増
した。温度は1150℃に下げた。トリクロロシランの
流れは約2時間と23分続け、堆積した多結晶シリコン
の全厚は、739μmであった。次に、トリクロロシラ
ンの流れを止めた。堆積室は乾燥水素で1分間清浄化し
、加熱を停止し、乾燥水素雰囲気中で、基板を冷却させ
た。
多結晶シリコン材料は約30秒間f(F 1及び水15
の混合液中に浸し、2分間脱イオン水中で洗浄し、乾燥
窒素中で乾燥させることにより、清浄化、洗浄及び乾燥
を行った。
の混合液中に浸し、2分間脱イオン水中で洗浄し、乾燥
窒素中で乾燥させることにより、清浄化、洗浄及び乾燥
を行った。
次に、基板を放射加熱炉の試料ホルダに移した。この炉
は相互に分離され、石英板で封じられた2個の容器から
成った。基板は水冷黒化アルミニウムオーブン底上的1
.27 cm(0,5インチ)の下部容器中の3個の石
英ピン上に置いた。上部容器は金メツキ反射器下に支持
された一列のタングステン−ハロゲンランプを含んだ。
は相互に分離され、石英板で封じられた2個の容器から
成った。基板は水冷黒化アルミニウムオーブン底上的1
.27 cm(0,5インチ)の下部容器中の3個の石
英ピン上に置いた。上部容器は金メツキ反射器下に支持
された一列のタングステン−ハロゲンランプを含んだ。
両方の容器は25.4X31.75on (10X 1
2.5インチ)の横方向寸法を有した。ランプの過熱と
早い劣化を避けるため、十分閉じられた上部容器に空気
を強制的に流し、それは石英の下部壁とともに、本質的
に風のトンネルとなる。マイクロプロセッサにより制御
された3個の位相−角点火パワー源が、ランプにパワー
を供給した。基板がランプに面したキャップ層とともに
挿入された後、炉は冷却され、ランプの空冷が始p1オ
ーブン底の水冷が始った。試料室では空気雰囲気を用い
た。
2.5インチ)の横方向寸法を有した。ランプの過熱と
早い劣化を避けるため、十分閉じられた上部容器に空気
を強制的に流し、それは石英の下部壁とともに、本質的
に風のトンネルとなる。マイクロプロセッサにより制御
された3個の位相−角点火パワー源が、ランプにパワー
を供給した。基板がランプに面したキャップ層とともに
挿入された後、炉は冷却され、ランプの空冷が始p1オ
ーブン底の水冷が始った。試料室では空気雰囲気を用い
た。
段階的に温度を上げた。オーブンの全放射パワーの0.
5パーセント、すなわち約150KWの0.5パーセン
トの加熱を最初用い、各段階は最後の段階の放射加熱の
レベルまで、全パワーの0.5パーセントづつを加える
ことにより作った。各工程の後、温度は光パイロメータ
を用いて検出された。二つの時間的に隣接した段階でパ
イロメータにより測定される温度上昇を、前の二つの時
間的段階での温度上昇と比較した。すなわち、第4図中
のAで示される上昇を、第4図中のBで示される上昇と
比較した。AがBの5分の1よシ小さいか等しい時、溶
融が始まシ、パワーはそれ以上増加させず、最終段階の
レベルに保った。
5パーセント、すなわち約150KWの0.5パーセン
トの加熱を最初用い、各段階は最後の段階の放射加熱の
レベルまで、全パワーの0.5パーセントづつを加える
ことにより作った。各工程の後、温度は光パイロメータ
を用いて検出された。二つの時間的に隣接した段階でパ
イロメータにより測定される温度上昇を、前の二つの時
間的段階での温度上昇と比較した。すなわち、第4図中
のAで示される上昇を、第4図中のBで示される上昇と
比較した。AがBの5分の1よシ小さいか等しい時、溶
融が始まシ、パワーはそれ以上増加させず、最終段階の
レベルに保った。
この最終温度における5分間の処理の後、平均粒径は約
30μmであった。基板端部及び中心間の高さの差は、
基板が熱処理を受けた時、0.05f3備(23ミル)
から0.03 m(12ミル)まで変化した。
30μmであった。基板端部及び中心間の高さの差は、
基板が熱処理を受けた時、0.05f3備(23ミル)
から0.03 m(12ミル)まで変化した。
第2例
第1例のプロセスに従ったが、第1例で用い第5図で示
された粒径構造とは異り、第5図中の第2例と印された
粒径構造を生じるくり返し法により、多結晶シリコン層
を形成したことが異る。平均表面粒径に対する最終温度
の効果が、第6図に示されている。(表面粒径は表面に
おいて表面に平行に測定された粒径を横切る距離である
。)この熱処理とそれに伴う粒径の増加により、波形変
形は本質的に完全に避けられた。
された粒径構造とは異り、第5図中の第2例と印された
粒径構造を生じるくり返し法により、多結晶シリコン層
を形成したことが異る。平均表面粒径に対する最終温度
の効果が、第6図に示されている。(表面粒径は表面に
おいて表面に平行に測定された粒径を横切る距離である
。)この熱処理とそれに伴う粒径の増加により、波形変
形は本質的に完全に避けられた。
第1図は基板処理のプロセスを示す図、第2及び3図は
処理中得られる基板構造を示す図、 第4及び6図は本発明のプロセスに含まれる条件を示す
図、 第5図は本発明のプロセスに含まれる条件を示す粒子構
造の図面代用4眞である。 (主要部分の符号の説明〕 シリコン酸化物領域・・・・・・・・・8.9多結晶シ
リコン領域・・・・・・・・・・・・10出 願 人
: アメリカン テレフォン アンドテレグラフ カム
パニー lu Z 口G、 3 FIG、 4 0・ 時間(分)
処理中得られる基板構造を示す図、 第4及び6図は本発明のプロセスに含まれる条件を示す
図、 第5図は本発明のプロセスに含まれる条件を示す粒子構
造の図面代用4眞である。 (主要部分の符号の説明〕 シリコン酸化物領域・・・・・・・・・8.9多結晶シ
リコン領域・・・・・・・・・・・・10出 願 人
: アメリカン テレフォン アンドテレグラフ カム
パニー lu Z 口G、 3 FIG、 4 0・ 時間(分)
Claims (1)
- 【特許請求の範囲】 1、a)単結晶シリコン領域及びシリコン酸化物領域を
含むシリコン基板上に多結晶シ リコン領域を、前記シリコン酸化物領域 が前記多結晶領域と前記単結晶領域の間 にはさまれるようにして形成する工程; b)少くとも10μmの前記多結晶シリコ ン領域の平均表面粒径を生じるのに充分 な時間及び温度に、前記基板を加熱する 工程;及び c)前記単結晶シリコン領域中にデバイス を形成する工程; を含む誘電的に分離されたデバイスの製造 方法。 2、特許請求の範囲第1項記載の方法において、前記加
熱工程は伝導により行われるこ とを特徴とするデバイスの製造方法。 3、特許請求の範囲第1項記載の方法において、前記加
熱工程は輻射により行われるこ とを特徴とするデバイスの製造方法。 4、特許請求の範囲第3項記載の方法において、、前記
輻射加熱工程は前記多結晶シリコン領域の温度を少くと
も1300℃まで上 昇させることを特徴とするデバイスの製造 方法。 5、特許請求の範囲第4項記載の方法において、前記多
結晶領域温度は少くとも1410℃に上昇させることを
特徴とするデバイス の製造方法。 6、特許請求の範囲第1項記載の方法において、前記加
熱工程は対流により行うことを 特徴とするデバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/681,270 US4581814A (en) | 1984-12-13 | 1984-12-13 | Process for fabricating dielectrically isolated devices utilizing heating of the polycrystalline support layer to prevent substrate deformation |
| US681270 | 1984-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198744A true JPS61198744A (ja) | 1986-09-03 |
| JPH0682752B2 JPH0682752B2 (ja) | 1994-10-19 |
Family
ID=24734551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60279377A Expired - Fee Related JPH0682752B2 (ja) | 1984-12-13 | 1985-12-13 | デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4581814A (ja) |
| JP (1) | JPH0682752B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191440A (ja) * | 1988-01-27 | 1989-08-01 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2505736B2 (ja) * | 1985-06-18 | 1996-06-12 | キヤノン株式会社 | 半導体装置の製造方法 |
| US4859629A (en) * | 1986-04-18 | 1989-08-22 | M/A-Com, Inc. | Method of fabricating a semiconductor beam lead device |
| EP0598409B1 (en) | 1989-02-14 | 1998-11-18 | Seiko Epson Corporation | A method of manufacturing a semiconductor device |
| US5382551A (en) * | 1993-04-09 | 1995-01-17 | Micron Semiconductor, Inc. | Method for reducing the effects of semiconductor substrate deformities |
| JPH11114510A (ja) * | 1997-10-17 | 1999-04-27 | Tadahiro Omi | 温純水を用いた物品の洗浄方法 |
| US6040597A (en) * | 1998-02-13 | 2000-03-21 | Advanced Micro Devices, Inc. | Isolation boundaries in flash memory cores |
| US6426285B1 (en) | 1999-11-03 | 2002-07-30 | Taiwan Semiconductor Manufacturing Company | Method to solve intermetallic dielectric cracks in integrated circuit devices |
| JP2004508946A (ja) * | 2000-07-13 | 2004-03-25 | シーゲイト テクノロジー エルエルシー | デバイスの起伏形状パターニング方法 |
| US6498381B2 (en) * | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
| DE102015203863A1 (de) | 2015-03-04 | 2016-09-08 | B. Braun Melsungen Ag | Medizinische Fluidsteuervorrichtung und Partikelfilter hierfür |
| US20200135489A1 (en) * | 2018-10-31 | 2020-04-30 | Atomera Incorporated | Method for making a semiconductor device including a superlattice having nitrogen diffused therein |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3862852A (en) * | 1973-06-01 | 1975-01-28 | Fairchild Camera Instr Co | Method of obtaining high-quality thick films of polycrystalline silicone from dielectric isolation |
| JPS5329551B2 (ja) * | 1974-08-19 | 1978-08-22 | ||
| JPS5718341B2 (ja) * | 1974-12-11 | 1982-04-16 | ||
| US4173674A (en) * | 1975-05-12 | 1979-11-06 | Hitachi, Ltd. | Dielectric insulator separated substrate for semiconductor integrated circuits |
| US4309225A (en) * | 1979-09-13 | 1982-01-05 | Massachusetts Institute Of Technology | Method of crystallizing amorphous material with a moving energy beam |
| US4479846A (en) * | 1982-06-23 | 1984-10-30 | Massachusetts Institute Of Technology | Method of entraining dislocations and other crystalline defects in heated film contacting patterned region |
| US4494303A (en) * | 1983-03-31 | 1985-01-22 | At&T Bell Laboratories | Method of making dielectrically isolated silicon devices |
-
1984
- 1984-12-13 US US06/681,270 patent/US4581814A/en not_active Expired - Lifetime
-
1985
- 1985-12-13 JP JP60279377A patent/JPH0682752B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191440A (ja) * | 1988-01-27 | 1989-08-01 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682752B2 (ja) | 1994-10-19 |
| US4581814A (en) | 1986-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461670A (en) | Process for producing silicon devices | |
| US5466631A (en) | Method for producing semiconductor articles | |
| EP0299062B1 (en) | Process for producing thin single crystal silicon islands on insulator | |
| US4880493A (en) | Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication | |
| US4837172A (en) | Method for removing impurities existing in semiconductor substrate | |
| US3486892A (en) | Preferential etching technique | |
| EP0558554A1 (en) | Silicon-on-porous-silicon; method of production and material | |
| JPS61198744A (ja) | デバイスの製造方法 | |
| US4902642A (en) | Epitaxial process for silicon on insulator structure | |
| JPS6076118A (ja) | 半導体デバイスの製作法 | |
| US4494303A (en) | Method of making dielectrically isolated silicon devices | |
| US3746587A (en) | Method of making semiconductor diodes | |
| US3454835A (en) | Multiple semiconductor device | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| Jastrzebski | Silicon on insulators: Different approaches-A review | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| Celler et al. | Seeded recrystallization of thick polysilicon films on oxidized 3‐in. wafers | |
| JP2579494B2 (ja) | Soiウエハの製造方法 | |
| US4372990A (en) | Retaining wall technique to maintain physical shape of material during transient radiation annealing | |
| JPS60158620A (ja) | デバイスの製造方法 | |
| JP3584544B2 (ja) | 半導体装置の製造方法 | |
| RU2096865C1 (ru) | Способ изготовления кремний на изоляторе структур | |
| JPS6326541B2 (ja) | ||
| KR100251990B1 (ko) | 반도체 장치의 게이트 전극 형성방법 | |
| JPH0410739B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |