JPS61199107A

JPS61199107A - デジタル入力装置

Info

Publication number: JPS61199107A
Application number: JP3875985A
Authority: JP
Inventors: Takaharu Doi; 土居　敬治; Yoshiyuki Futahashi; 二橋　義行; Hideo Otani; 英雄大谷; Kazuhiro Ogoshi; 大越　和広; Kimiharu Yaguchi; 矢口　公春
Original assignee: Hitachi Ltd; Hitachi Process Computer Engineering Inc
Current assignee: Hitachi Ltd; Hitachi Process Computer Engineering Inc
Priority date: 1985-03-01
Filing date: 1985-03-01
Publication date: 1986-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明框プログラマブルコントローラの如く、多数の接
点の開閉状態を、商用の交流電源を印加して検出するデ
ジタル入力装置に係り、特に、受信回路の構成素子を削
減し、小形・低価格を実現するデジタル入力装置に関す
る。

〔発明の背景〕

従来のデジタル入力装置は、例えば特開昭５９−６８０
０７号公報に示される如く、被読み込み接点の各１個に
対し、それぞれ受信回路を必要としていた。第６図に従
来の実施例を示す。第６図に於いて被読み込み接点群ｔ
！１−１−１〜１−１−ｎ、１−２−１〜１−２−ｎか
らなる２つの接点群を記しであるが、実際にはもつと多
くの接点群が存在する。これらの接点に片側を交流電源
３に接続され、反対側は受信回路群２　（２−１，２−
２）に接続され、各々の受信回路群で接点の開閉状態を
デジタル論理信号の１１”又に１０”に変換し、パスラ
イン１７−１〜ｌ７−ｎｌに介して図示しでいない中央
処理装置等へ接続される。

パスラインへデータを乗せる条件に、接点群の選択信号
１１　（１１−１，１ｌ−２）によって成される。従っ
て、パスラインに框時分割で接点群の開閉状態に対応し
元データがオンバスされる。

次に、受信回路群２に設けられる各受信回路４（４−１
−１）の内部回路は、それぞれ電流制限用インピーダン
ス６（６−１−１）と、その電流値により、接点の開閉
を判定する回路５　（５−１−１）から構成されている
。回路５（ｓ−１−１）の代表的回路を第２図＠〜第２
図０に示す。

以上説明し危機に、従来のデジタル入力装置は、入力接
点の各１個に対して、接点の開閉検出回路が夫々１個必
要でめった。この交め、部品数が多く、結果として、実
装体積が大きく、を次、コストが高いという欠点があつ
交。

〔発明の目的〕

本発明の目的は、複数の接点群に対して、接点の開閉判
定回路を共用化するものであって、部品数の削減を計り
、ひいてに、小形、安価なデジタル入力装置を提供する
ことにある。

〔発明の概要〕

本発明に、次の２点に鑑み、接点の開閉判定回路を共用
化したものである。

（１）　　接点の開閉判定回路の出力はデータバスへ同
時にはオンバスされない、即ち、時分割でオンバスされ
る。

（２）電流制限用インピーダンス６と接点開閉判定回路
５のインピーダンスを比較すると前者のインピーダンス
が圧倒的に高い、との２点に着目して、接点判定回路を
複数の接点群に対し共用化を図った。

〔発明の実施例〕

第１図に本発明の一実施例を示す。図中１−１−１〜ｌ
−１−ｎｒｌ入力接点群Ａ、１−２−１〜１−２−ｎｕ
入力接点群Ｂ、３Ｈ１接点に印加する交流商用″電源で
通常ＡＣ１００Ｖが多い。１８に切換スイッチで、ａ側
が閉の時に接点群Ａにのみ電源を印加し、ｂ側が閉の場
合は逆に接点群Ｂにのみ電源を印加する。切換スイッチ
１８に自動発振回路で交互に開閉を繰り返している。各
々の披読み込み接点に、電流制限用インピーダンス６を
経由して、接点開閉検出回路５０入力に直接接続されて
いる。接点開閉検出回路５の出力に接点群Ａの開閉情報
をラッチするラッチ回路８−１ヘラツチされ、接点群Ｂ
の開閉情報はラッチ回路８−２ヘラツチされる。読み込
み指令１１によってデータパス１フヘオンバスさレル。

この動作のタイミングを第３図に示す。第３図において
トリガＡ、Ｂｔｌ！、ラッチ回路８−１．８−２のトリ
ガ端子の信号を示す。トリガＡによシ接点詳Ａの入力デ
ータがラッチ回路８−１にラッチされ、トリガＢにより
接点群Ｂの入力データがラッチ回路８−２にラッチされ
る。

ラッチ回路へのラッチ条件に、切換スイッチの動作遅れ
時間及び接点開閉検出回路の遅延時間を考慮して、発振
器出力を遅延させている。

この様にすれば、図示しない中央処理装置から見た場合
、どのタイミングでも、接点群の開閉状態を読み込む事
が出来、従来回路と同一の機能を果たす事が出来る。次
に、電流制限用インピーダンス６を接続した事によって
、電流の回シ込みがあってセならない。例えば、接点群
Ａのうち接点１−１−１が閉、接点１−１−２が開の時
、別の接点詳Ｂ中の接点１−２−１と１−２−２が閉で
あつ友場合について記述する。もし、電流制限用インピ
ーダンス６と、接点開閉検出回路５のインピーダンス７
がほぼ同一値と仮定すると、接点ｌ−１−１に流れ九電
流はインピーダンス６−１−１ｔ−経由して、６−２−
１→１−２−１→１−２−２→６−２−２→７−２の経
路で分流し、この結果、接点１−１−２が閉じている事
と見なされる。即ち、他グループの接点による回り込み
が発生し、接点の開閉を正常に判定する事が出来なくな
る事を意味する。しかし、実使用のインピーダンスを考
えてみると、電流制限用インピーダンスに接点電ｆｉｔ
−５〜２０ｆｆｌＡを流すのが最も良いとされており、
電源電圧３ｅｌＯＯＶとすれば５０にΩ〜２００にΩの
値が選定されている。接点開閉検出回路５０入カインピ
ーダンスとしてに、−般に数１０Ω〜ＩＫΩ程度の値が
実用化されている。この様な値の場合に回り込み′Ｉｔ
流に無視でき、入力接点の開閉状態を正常に検出するこ
とができる。以上、説明し危機に、本発明の回路によれ
ば開閉検出回路の共用化が可能となり、小形化・低価格
化が実現でき、本発明の工業的な効果に大きい。伺、接
点開閉検出回路の入力インピーダンスについて詳しく述
べる。接点開閉検出回路の代表的な使用例を第２図囚〜
（Ｑに示す。（４）、■はフォトカップラで絶縁し次構
成で、０は絶縁を不要とした時の回路構成である。第２
図（４）において、２２は整流スタック、２４ｉ７オト
カツプラ、２５ばノイズフィルタ、２３はフォトカップ
ラの０Ｎ−ＯＦＦのレベルを決めるｔめの抵抗器である
。この抵抗値は、接点群Ａ−Ｂに流す電流の約半分の電
流値を越え次場合、フォトカップラ２４がオンする様に
選定される。第２図（ト）に、入カフオドダイオードが
双方向性のものを使用して、第２図（４）中の整流スタ
ック２２を不要とし九回路である。第２図囚における入
力インピーダンスは、整流ダイオード２個分とフォトダ
イオード１１固分のインピーダンスとなり、概ね１００
９程度である。

第２図面においてに、フォトダイオード１個分であり、
概ね３０９程度である。

第２図０は抵抗器２７の抵抗値ｆｔ５ｏｏΩ以下とした
回路である。

以上説明し九如く、第２図（Ａ）〜０のいずれの回路も
入力インピーダンスがＩＫΩ以下の低いインピーダンス
で構成される。

第４図・は本発明の別の実施例回路図を示す。本図に、
接点部の４グループに対し、接点開閉検出回路の共用化
を計るものであり、第１図より更に小形化・低価格化が
可能である。第１図と動作上の相違に、切換スイッチ及
びラッチ回路をそれぞれ４個設け、時分割パルス発生回
路１５で、時分割に入力接点群の開閉を検出する。本図
の動作タイミングを第５図に示す。パルスＡ、Ｂ、Ｃ，
Ｄは第４図中のパルス発生回路１５の出力、トリガＡ、
Ｂ、Ｃ，Ｄはラッチ回路８−１〜８−４のトリガ端子の
信号を示している。動作のメカニズムは第１図と同一で
ある。

第１図、第４図に於いて、切換スイッチ１８゜１２−１
〜１２−４’ｌ＆メカニカルリＶ−で説明し友が、双方
向サイリスタ等の半導体素子を用いて構成する事も可能
である。

本発明の実施例によれば、接点の開閉検出回路として絶
縁素子を使用し九場合、絶縁素子が大幅に削減され、絶
縁され九回路との浮遊容量が減少し、この結果耐ノイズ
特性が向上する。また、時分割で開閉検出回路に電源を
印加する九めに、電源電流が減少し、これによって必要
な電源容量を少なくすることができる。

〔発明の効果〕

本発明によれば、デジタル受信回路が複数の接点に対し
て共用できる九め、部品数の大幅減少が可能で、小形か
つ安価なデジタル入力装置を提供することができる。

【図面の簡単な説明】

第１図に本発明の一実施例回路図、第２図（ロ）〜（Ｑ
は、第１図の内部回路の代表的な回路構成図、第３図は
第１図の動作説明用タイムチャート、第４図に本発明の
他の実施例回路図、第５図に第４図の動作説明用タイム
チャート、第６図は従来技術による接点の開閉を検出す
るデジタル入力装置の一例を示す回路図である。１・・・接点群、２・・・デジタル入力装置、３・・・
交流電源、４・・・接点受信回路、５・・・接点開閉検
出回路、６・・・電流制限用インピーダンス、７・・・
接点開閉検出回路の入力インピーダンス、８・・・ラッ
チ回路、９・・・論理用アンドゲート、１０・・・論理
用バッファゲート、１１・・・入力選択信号、１２・・
・切換スイッチ、１３・・・切換スイッチ駆動回路、１
４・・・発振回路、１５・・・時分割パルス発生回路、
１６・・・パルス遅延回路、１７・・・データバス、１
８・・・切換スイッチ、１９・・・パルス遅延回路、２
０・・・信号反転ゲート、２２・・・整流スタック、２
３・・・抵抗器、２４・・・フォトカップラ、２５・・
・フィルタ、２６・・・双方向ｔｏ−２ｔｔ−ｚ第　２　口第３０東（虱′＃６人力テ―クラッチ累　Ａｆｉ笥　Ｓ　口裕　６０

Claims

【特許請求の範囲】１、多数の接点の開閉状態を検出する目的で、接点をグ
ループ毎に分割し、夫々のグループ単位に、該接点群の
開閉を検出する構成のデジタル入力装置において、複数
の該接点群に対し、時分割に唯一の接点群へ交流電源を
印加する切換手段と、それぞれのグループのうちの対応
する各１接点同志を高インピーダンス素子を介して接続
する接続手段と、該接続手段の接続点をそれぞれ低入力
インピーダンスの開閉検出手段に接続する構成とし、時
分割に各接点群へ交流電源を印加してその時点で接点の
開閉状態を検出するようにしたことを特徴とするデジタ
ル入力装置。２、特許請求の範囲第１項のデジタル入力装置において
、切換手段は、各接点群に対応するだけのオン、オフス
イッチを有し、当該接点群に交流電源を印加する場合に
該当するオン、オフスイッチをオン状態にするようにし
たデジタル入力装置。