JPH01311616A - 接点読取回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部接点のオン・オフ状態の情報を読み取る接
点読取回路に係り、特に多数の接点がある場合に適用す
るに好適な接点読取回路に関する。

〔従来の技術〕

従来のこの種の接点読取回路は第４図の第１例に示すよ
うに、複数グループの複数接点の例えば接点４０の情報
を読み取る場合には、接点印加電源子Ｖより抵抗器９を
介して接点４０に電圧子■を加え、印加点４０がローレ
ベルかハイレベルかを抵抗器１５とコンデンサ２２から
なるフィルタ回路を通してコンパレータ２８で判別し、
その出力から選択信号１ｓによりアンドゲート３４を介
して接点４０の情報を取り込んでいた。しかしこの従来
例は接点４０がオンの時に抵抗器９を介して常に電流が
流れるため、接点４０〜４５が多数あると全体では大き
な電力を消費してしまうという問題があった。

一方で上記問題点をなくした接点読取回路は第５図の第
２例に示すように、まず取り込みたい接点に該当する部
分の選択信号を出力して例えば接点４０であれば選択信
号ＩＳを出力すると、トランジスタ５８とフォトカップ
ラ４９がオンすることによりフォトカップラ４６がオン
して、つぎに抵抗器１５とコンデンサ２２からなるフィ
ルタ回路を通してコンパレータ２８で判別し、その出力
から選択信号１ｓによりアンドゲート３４を介して接点
４０の情報を取り出していた。しかしこの従来例は選択
信号１ｓを出力してから接点４０の情報かえられるまで
に時間がかかるうえ、さらに接点４０への電源６０の電
圧印加が選択信号１ｓを出した時のみの単発印加である
ために接点４０の表面状態によっては接触不良となる可
能性をもつなどの問題があった。

なおこの種の装置として関連するものには例えば特開昭
５０−３６０３０号公報や社団法人日本電子工業振興協
会発行のプロセスインターフェイスの現状調査報告書（
昭和４８年３羽）第１６６頁が挙げられる。

〔発明が解決しようとする課題〕

上記従来技術は特に接点の数が多くなると選択信号を出
してから接点情報を取り出すまでの速度は速いが消費電
力が多いか、あるいは消費電力は少ないが接点情報を取
り出す速度が遅くなるなどの一長一短の特性をもつ問題
があった。

本発明の目的は特に多数の接点がある場合に消費電力が
少なくて選択信号の出力から接点情報をうるまでの応答
速度が速い接点読取回路を提供するにある。

〔課題を解決するための手段〕

上記目的は、複数の接点を有する複数のグループの各接
点に抵抗およびダイオードを介して各グループ毎に所定
周期で時分割的にパルス状電圧を印加する回路を設け、
各接点に接続された抵抗およびコンデンサからなるフィ
ルタ回路の該コンデンサの電圧を基準電圧とコンパレー
タで比較して各接点のオン・オフ状態を判別し、該コン
パレータの出力を各グループ毎に選択信号により選択し
て読み取るようにした接点読取回路により達成される。

〔作用〕

上記接点読取回路は、各接点に各グループ毎に所定周期
で時分割的にパルス状電圧を印加しているので、接点の
電圧印加による電力消費が印加時間のみとなるから例え
ば印加時間の比率を２５％として非印加時間の比率を７
５％とすれば消費電力を１／４に低減でき、また各接点
のオン・オフ状態を上記電圧印加時に上記コンデンサに
記憶しているので、該コンデンサの電圧がハイレベルが
ローレベルかにより各接点の状態をコンパレータで判別
し、回路素子の動作やフィルタ回路の遅れによる速度低
下なしに上位処理装置の選択信号により応答速度が速く
接点情報を読み取ることができる。

〔実施例〕

以下に本発明の実施例を第１図から第３図により説明す
る。

第１図は本発明による接点読取回路の第１の実施例を示
す回路図である。第１図において、１゜２はトランジス
タ、３〜８はダイオード、９〜２０は抵抗器、２１はク
ロック信号発生回路、２２〜２７はコンデンサ、２８〜
３３はコンパレータ、３４〜３９はアンドゲート、４０
〜４５は接点、　６２．６３は抵抗器である。第１図の
複数グループの複数接点の例えば接点４０の一方の端子
は接点読取回路の抵抗器９を介してダイオード３のカソ
ードに接続されるとともに、抵抗器１５を介してコンデ
ンサ２２の一方の端子とコンパレータ２８の反転入力に
接続される。上記ダイオード３のアノードはトランジス
タ１のコレクタに接続され、トランジスタ１のエミッタ
は接点印加用電源＋Ｖに接続されるとともに、同ベース
は抵抗器６２を介してクロック信号発生回路２１の１番
目の出力に接続される。上記コンパレータ２８の非反転
入力は基準電圧Ｖｓに接続されるとともに、同出力端子
はアンドゲート３４の一方の入力端子に接続される。該
アンドゲート３４の他の入力端子は選択信号１ｓに接続
されるとともに、同出力端子はデータバスに接続される
。上記接点４０の他方の端子とコンデンサ２２の他方の
端子はアースに接続される。さて上記したのが接点４０
に対応した接点読取回路の接続であるが、接点４１〜４
５などに対しても同様な回路接点となる。さらにこれら
の多数の接点４１〜４５などの情報を取り込む場合には
何点かを集めて行った方が好都合なためグループ分けを
行い、このグループをかりに１ワード、２ワード、・・
・、４ワードなどと呼ぶことにし、また各ワードの中の
接点４０〜４２．４３〜４５などの区別は１ポイント、
２ポイント、・・・、ｎポイントとする。

そして選択信号ｉｓ、２ｓなどは１ワード、２ワードな
どを選択する信号とするとともに、クロック信号発生回
路２１の１番目、２番目などの出力は１ワード、２ワー
ドなど毎にタイミングを与えるべく出力される構成であ
る。

第２図は第１図の動作を示すタイミングチャートである
。上記の構成における回路動作を第２図により説明する
。まずクロック信号発生回路２１より第２図の１番目の
出力のクロック信号１ｃのように一定周期でパルスが出
力されている。するとクロック信号１ｃのパルスのロー
レベルの時にトランジスタ１がオンして、ハイレベルの
時にはオフする。さてこのような状態において例えば接
点４０がまず第２図のようにオフしていたとする６する
とまずクロック信号発生器２１より第２図のようにクロ
ック信号１ｃのローレベルのパルスが出力されると、ト
ランジスタ１には抵抗器６２を介してベース電流が流れ
るためトランジスタ１はオンする。これによりダイオー
ド３と抵抗器９と抵抗器１５を介して抵抗器１５と共に
フィルタ回路をなすコンデンサ２２に充ｔＵｔ流が流れ
るため、コンデンサ２２の電位すなわちコンパレータ２
８の反転入力の電位は上昇して行く。ついで上記クロッ
ク信号１ｃがハイレベルに転するとトランジスタ１はオ
フ状態となるため、コンデンサ２２への充電は停止する
。

さてこの状態におけるコンデンサ２２の電位を見てみる
と、接点４０はオフであるので電流が流れず、ダイオー
ド３の部分はコンデンサ２２がらトランジスタ１のコレ
クタの方向には逆方向であるため逆流はしない。さらに
コンパレータ２８の反転入力はインピーダンスの高いも
のを使用することにより、そこに流入する電流はほとん
ど無視できるほどの小さな値とすることができる。この
ように−たんコンデンサ２２に充電するとその電位はク
ロック信号１ｃがなくなっても（ハイレベルになっても
）ホールドする。またたとえわずがな放電があったとし
でも、一定周期後に出力されるクロック信号１ｃの次の
パルス（ローレベル）で再びトランジスタ１がオンして
補充電されるため、コンデンサ２２すなわちコンパレー
タ２８の反転入力はハイレベルの状態を保つ。そこでコ
ンパレータ２８は上記コンデンサ２２の電位を基準電圧
Ｖｓと比較して、コンデンサ２２の電位の方が大きいた
め、コンパレータ２８の出力は第２図のようにローレベ
ルとなる。

なおここで基準電圧Ｖｓはコンデンサ２２の電位のハイ
レベル（電源＋Ｖ）とローレベル（アース電位）の中間
値に設定しておく。

つぎに接点４０が第２図のようにオンしたとする。

するとコンデンサ２２の充電電荷は抵抗器１５と接点４
０を介して放電するため、コンデンサ２２の電位すなわ
ちコンパレータ２８の反転入力の電位は第２図のように
コンデンサ２２と抵抗器１５の時定数で低下したのちア
ース電位となる。するとコンパレータ２８の出力は第２
図のようにハイレベルとなる。この時たとえクロック信
号発生回路２１のクロック信号ＩＣのパルスがローレベ
ルとなってトランジスタ１がオンしても、接点４０がオ
ンしているかぎりコンデンサ２２の電位はアース電位（
○Ｖ）となってしまうため、コンパレータ２８の出力は
ハイレベルを出し続ける。ついで接点４０が第２図のよ
うにオフしたとする。しかしそのオフ時点ではクロック
信号１ｃのパルスがハイレベルの期間であるとコンデン
サ２２の電位はＯｖであるが、次に出力されるクロック
信号１ｃのローレベルによりトランジスタ１がオンして
充電電流が流れるため、コンデンサ２２の電位すなわち
コンパレータ２８の反転入力の電位は第２図のように上
昇して行く。ここでクロック信号１ｃのパルスの周期を
接点４０のオン・オフの周期よりも十分に短かく設定し
ておくことにより、コンパレータ２８の出力には常に接
点４ｏの状態が出力されていて、接点４０の情報をもれ
なく読み取ることができる。以上は１ワードの１ポイン
トの接点４０に対する動作であったが、１ワードの２〜
ｎポイントの接点４１〜４２に対する動作は全く同様で
ある。また２〜４ワードの１〜ｎポイントの接点４３〜
４５などに対する動作もクロック信号発生回路２１の１
〜４番目の出力のクロック信−号１ｃ〜４０などのパル
スを第２図のように一定周期で時分割的に出力すること
により、コンパレータ３１〜３３などの出力には常に接
点４３〜４５などの状態が出力される。このようにして
１〜４ワードの１〜ｎポイントの接点４０〜４２．４３
〜４５のコンパレータ２８〜：ｌＯ，３１〜３３などの
出力としてえられた接点情報は上位コンピュータなどか
ら出力される選択信号１８〜２３などにより、アンドゲ
ート３４〜３６゜３７〜３９などを介してデータバスに
のせられる。なお上記抵抗器１５とコンデンサ２２から
なるフィルタ回路などはそれらの値を適当に設定するこ
とにより、入力に混合してくるノイズを除去するための
フィルタとしての役目を持たせることができる。

第３図は本発明による接点読取回路の第２の実施例を示
す回路図である。第３図において、第１図と同一符号は
相当部分を示し、４６〜５３はフォトカップラ、５４〜
５７は抵抗器、５８．５９はトランジスタ、　６０．６
１は電源、６４．６５はインバータ、６６〜７１は抵抗
器である。第３図の第１図との相異点は外部接点４０〜
４５などと内部の接点読取回路との間にホトカップラ４
６〜５３を中心とした回路を追加することにより、外部
接点４０〜４５などと接点読取回路との間を絶縁する構
成としたことである。このホトカップラ４６〜４９．５
０〜５３により絶縁回路に対してはクロック信号発生回
路２１の各出力よりインバータ６４．６５を介してトラ
ンジスタ５８．５９をそれぞれ駆動するようにして、ト
ランジスタ１，２とホトカップラ４６〜４９．５０〜５
３がそれぞれ同時にオン・オフできるようにして、接点
４０〜４２．４３〜４５から見ると第１図の実施例と同
様に動作するようにしている。第３図の実施例によれば
第１図の実施例と同様の作用と効果がある。

なお上記実施例では接点情報の記憶をコンデンサで行っ
ているが、レジスタを設けて行ってもよい。

〔発明の効果〕

本発明によれば、接点への電圧印加を時分割的に行って
いるのでクロックのデユーティ比に比例して例えばデユ
ーティ比が２５％であれば消費電力を１／４に減らすこ
とができるうえ、接点情報が常に回路の最終段であるア
ンドゲートの入力まできているので選択信号を出してか
らデータバスにデータかえられるまでの所要時間が極め
て短かくてかるほか、接点には周期的にパルス状に何パ
ルスも電圧印加がするため選択信号の１パルスでデータ
を読み取る場合に比べて接触信頼性の向上が図れるなど
の効果がある。

【図面の簡単な説明】

第１図は本発明による接点読取回路の第１の実施例を示
す回路図、第２図は第１図のタイミングチャート、第３
図は同じく第２の実施例を示す回路図、第４図は従来の
接点読取回路の第１例を示す回路図、第５図は同じく第
２例を示す回路図である。 １．２・・・トランジスタ、３〜８・・・ダイオード、
９〜２０・・・抵抗器、２１・・・クロック信号発生回
路、２２〜２７・・・コンデンサ、２８〜３３・・・コ
ンパレータ、３４〜３９・・・アンドゲート、４０〜４
５・・・接点、４６〜４３・・・フォトカップラ、５４
〜５７・・・抵抗器、５８．５９・・・トランジスタ、
６０．６１・・・電源、６２．６３・・・抵抗、６４．
６５・・・インバータ、６６〜７１・・・抵抗器。 代理人弁理士　　秋　　本　　正　　実察２図 コ“刀でレー９３Ｉ　　　　　　　　　　　−ｃｒ）本
カ ４〜５３　フォトカップラ 纂牛図

Claims (1)

1. 【特許請求の範囲】 １、複数の接点を有する複数のグループと、上記各接点
   に抵抗およびダイオードを介して各グループ毎に所定周
   期で時分割的にパルス状電圧を印加する回路と、上記各
   接点に接続される抵抗およびコンデンサからなるフィル
   タ回路と、上記各コンデンサの電圧を基準電圧と比較し
   て上記各接点のオン・オフ状態を判別するコンパレータ
   と、該各コンパレータの出力信号を各グループ毎に選択
   信号により選択して読み取る回路とを備えた接点読取回
   路。 ２、上記各接点と上記パルス状電圧を印加する回路との
   間に該回路の出力により各グループ毎に駆動されるフォ
   トカップラを備えた請求項１記載の接点読取回路。