JPS61199349A - 変復調装置のタイミング再生回路 - Google Patents
変復調装置のタイミング再生回路Info
- Publication number
- JPS61199349A JPS61199349A JP60039628A JP3962885A JPS61199349A JP S61199349 A JPS61199349 A JP S61199349A JP 60039628 A JP60039628 A JP 60039628A JP 3962885 A JP3962885 A JP 3962885A JP S61199349 A JPS61199349 A JP S61199349A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- timing
- transversal filter
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000012937 correction Methods 0.000 claims abstract description 7
- 238000000605 extraction Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信回線に接続された変復調装置において、
受信タイミングの再生を行うタイミング再生回路に関す
る。
受信タイミングの再生を行うタイミング再生回路に関す
る。
通信回線に接続され、伝送された信号からタイミング再
生を行う変復調装置において、受信入力をアナログ・デ
ィジタル変換し、このディジタル出力が復調されてトラ
ンスバーサル型フィルタに入力し、トランスバーサル型
フィルタの出力から受信タイミングを抽出し、その受信
タイミングによりトランスバーサル型フィルタのタップ
係数を修正してその出力を再生タイミングとすることに
より、 すべてディジタル回路により構成し、高精度のタイミン
グ再生を行うことができるようにしたものである。
生を行う変復調装置において、受信入力をアナログ・デ
ィジタル変換し、このディジタル出力が復調されてトラ
ンスバーサル型フィルタに入力し、トランスバーサル型
フィルタの出力から受信タイミングを抽出し、その受信
タイミングによりトランスバーサル型フィルタのタップ
係数を修正してその出力を再生タイミングとすることに
より、 すべてディジタル回路により構成し、高精度のタイミン
グ再生を行うことができるようにしたものである。
ディジタル処理伝送装置のタイミング再生は、単に判定
識別点を与えるのみでなく、自動等化をはじめとした受
信系全体の特性を左右するサンプリング点を与える点で
重要である。
識別点を与えるのみでなく、自動等化をはじめとした受
信系全体の特性を左右するサンプリング点を与える点で
重要である。
従来、変復調装置のタイミング再生技術の一つに非線形
抽出法（「ディジタル信号処理の応用」、電子通信学会
編、コロナ社、Ｐ、１６９ ）がある。
抽出法（「ディジタル信号処理の応用」、電子通信学会
編、コロナ社、Ｐ、１６９ ）がある。
この方法は、変調周波数ｆｂＯ線スペクトルはＱＡＭ、
ＰＳＫ信号には含まれないので、二乗や全波整流などの
非線形操作によりこれを生じさせ、狭帯域フィルタによ
って抽出する方法である。
ＰＳＫ信号には含まれないので、二乗や全波整流などの
非線形操作によりこれを生じさせ、狭帯域フィルタによ
って抽出する方法である。
第５図は、この従来例方式をベースバンド領域に通用し
た場合の回路構成を示すブロック構成図である。アナロ
グ・ディジタル変換器５１、復調器５２、受信タイミン
グ抽出部を構成する狭帯域フィルタ５３．５４．５５、
乗算回路５６．５７、加算回路５８、およびタイミング
再生を行うディジタル位相同期ループ（Ｄｉｇｉｔａｌ
Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ） ５９により
構成される。ｆ８は、サンプリング周波数である。
た場合の回路構成を示すブロック構成図である。アナロ
グ・ディジタル変換器５１、復調器５２、受信タイミン
グ抽出部を構成する狭帯域フィルタ５３．５４．５５、
乗算回路５６．５７、加算回路５８、およびタイミング
再生を行うディジタル位相同期ループ（Ｄｉｇｉｔａｌ
Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ） ５９により
構成される。ｆ８は、サンプリング周波数である。
ここでは同相および直交の二つの復調データからの波形
を加えることにより、キャリア周波数や位相のずれの影
響を抑圧している。狭帯域フィルタ５５ハより抽出され
た受信タイミングはディジタル位相同期ループ５９に入
力する。ディジタル位相同期ループ５９は、ある基本周
波数とこの受信タイミングとを比較し、基本周波数の分
周比を変化させることによりタイミング再生を行ってい
る。
を加えることにより、キャリア周波数や位相のずれの影
響を抑圧している。狭帯域フィルタ５５ハより抽出され
た受信タイミングはディジタル位相同期ループ５９に入
力する。ディジタル位相同期ループ５９は、ある基本周
波数とこの受信タイミングとを比較し、基本周波数の分
周比を変化させることによりタイミング再生を行ってい
る。
このディジタル位相同期ループ５９はアナログ電圧制御
発振器でも実現できる。
発振器でも実現できる。
第６図は、ディジタル位相同期ループ５９に代わるアナ
ログ電圧制御発振器を用いた回路のブロック構成図であ
り、参照番号６１は入力端子、参照番号６２は位相比較
器、参照番号６３は低域通過フィルタ、参照番号６４は
アナログ電圧制御発振器、参照番号６５は出力端子であ
る。
ログ電圧制御発振器を用いた回路のブロック構成図であ
り、参照番号６１は入力端子、参照番号６２は位相比較
器、参照番号６３は低域通過フィルタ、参照番号６４は
アナログ電圧制御発振器、参照番号６５は出力端子であ
る。
アナログ電圧制御発振器６４は電圧により周波数が可変
であるので、受信タイミングとアナログ電圧制御発振器
６４の出力波形とを比較し、位相差がなくなる方向に電
圧を制御して受信タイミングを再生している。
であるので、受信タイミングとアナログ電圧制御発振器
６４の出力波形とを比較し、位相差がなくなる方向に電
圧を制御して受信タイミングを再生している。
ところが、このような従来のタイミング再生回路では、
ディジタル位相同期ループ５９やアナログ電圧制御発振
器６４を用いているために次のような問題点があった。
ディジタル位相同期ループ５９やアナログ電圧制御発振
器６４を用いているために次のような問題点があった。
ディジタル位相同期ループ５９を用いた場合には、受信
タイミングの精度はディジタル位相同期ループ５９を動
作させる周波数に依存しているので、精度良く受信タイ
ミングを得ようとすると、この周波数を高く設定しなけ
ればならない欠点があった。
タイミングの精度はディジタル位相同期ループ５９を動
作させる周波数に依存しているので、精度良く受信タイ
ミングを得ようとすると、この周波数を高く設定しなけ
ればならない欠点があった。
また、アナログ電圧制御発振器６４を用いた場合には精
度が高くなるが、付加的な回路が必要であり、装置の小
型化、経済化、および低消費電力化のためにハードウェ
アの集積回路化（ＬＳＩ化）を図るには支障がある。
度が高くなるが、付加的な回路が必要であり、装置の小
型化、経済化、および低消費電力化のためにハードウェ
アの集積回路化（ＬＳＩ化）を図るには支障がある。
本発明は、このような従来の問題点を解決するもので、
タイミング再生が精度良く得られ、さらにタイミング再
生回路のＬＳＩ化が容易である変復調装置のタイミング
再生回路を提供することを目的とする。
タイミング再生が精度良く得られ、さらにタイミング再
生回路のＬＳＩ化が容易である変復調装置のタイミング
再生回路を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、通信回線に接続され受信波形を入力する入力
端子と、固定周波数で発振する固定発振器と、上記入力
端子の受信波形を入力とし、上記固定発振器の出力に同
期してアナログ・ディジタル変換を行うアナログ・ディ
ジタル変換回路と、このアナログ・ディジタル変換回路
の出力信号の復調を行う復調回路と、この復調回路の出
力から受信タイミングを抽出しタイミング再生を行う手
段と、このタイミング再生出力を取り出す出力端子とを
備えた変復調装置のタイミング再生回路において、上記
受信タイミングを抽出しタイミング再生を行う手段には
、上記復調回路の出力を入力とするトランスバーサル型
フィルタと、このトランスバーサル型フィルタの出力か
ら受信タイミングを抽出する受信タイミング抽出回路と
、この受信タイミング抽出回路の出力により上記トラン
スバーサル型フィルタのタップ係数を修正するタップ係
数修正回路とを含み、上記トランスバーサル型フィルタ
の出力に再生タイミング信号の出力端子が接続されて再
生データを得るように構成されたことを特徴とする。
端子と、固定周波数で発振する固定発振器と、上記入力
端子の受信波形を入力とし、上記固定発振器の出力に同
期してアナログ・ディジタル変換を行うアナログ・ディ
ジタル変換回路と、このアナログ・ディジタル変換回路
の出力信号の復調を行う復調回路と、この復調回路の出
力から受信タイミングを抽出しタイミング再生を行う手
段と、このタイミング再生出力を取り出す出力端子とを
備えた変復調装置のタイミング再生回路において、上記
受信タイミングを抽出しタイミング再生を行う手段には
、上記復調回路の出力を入力とするトランスバーサル型
フィルタと、このトランスバーサル型フィルタの出力か
ら受信タイミングを抽出する受信タイミング抽出回路と
、この受信タイミング抽出回路の出力により上記トラン
スバーサル型フィルタのタップ係数を修正するタップ係
数修正回路とを含み、上記トランスバーサル型フィルタ
の出力に再生タイミング信号の出力端子が接続されて再
生データを得るように構成されたことを特徴とする。
本発明は、入力受信波形をアナログ・ディジタル変換し
、その変換されたディジタル信号を復調してトランスバ
ーサル型フィルタに人力する。一方、トランスバーサル
型フィルタの出力は、タップ係数修正回路により修正さ
れたタップ係数の値を掛け、それらを加えることにより
受信タイミング信号に変換される。
、その変換されたディジタル信号を復調してトランスバ
ーサル型フィルタに人力する。一方、トランスバーサル
型フィルタの出力は、タップ係数修正回路により修正さ
れたタップ係数の値を掛け、それらを加えることにより
受信タイミング信号に変換される。
タップ係数修正回路は、トランスバーサル型フィルタの
出力に接続された受信タイミング抽出回路の出力により
制御される。
出力に接続された受信タイミング抽出回路の出力により
制御される。
以下、本発明の実施例方式を図面に基づいて説明する。
第１図は、本発明の一実施例を示すブロック構成図であ
る。第１図において、アナログ・ディジタル変換器１０
入力には、位相変調された波形が入力する受信波形入力
端子２が接続される。アナログ・ディジタル変換器１に
は固定発振器３が接続される。これはアナログ・ディジ
タル変換器１のサンプリング周波数を決定するものであ
るが、モデムの受信タイミングに同期させる必要はない
。
る。第１図において、アナログ・ディジタル変換器１０
入力には、位相変調された波形が入力する受信波形入力
端子２が接続される。アナログ・ディジタル変換器１に
は固定発振器３が接続される。これはアナログ・ディジ
タル変換器１のサンプリング周波数を決定するものであ
るが、モデムの受信タイミングに同期させる必要はない
。
復調器４はアナログ・ディジタル変換器１の出力に接続
され、アナログ・ディジタル変換された値を復調してト
ランスバーサル型フィルタ５に出力する。トランスバー
サル型フィルタ５の各出力は、タップ係数修正回路６を
介して加算回路７に入力され、この加算回路７の出力が
受信タイミング信号として出力端子８に送出される。さ
らに加算回路７の出力が分岐して受信タイミング抽出回
路９ ゛に入力し、この受信タイミング抽出回路９の出
力が、各タップ係数を修正するタップ係数修正回路６に
接続される。出力端子８には、さらに自動等他罪、ｃｐ
ｃ判定器などの受信系が接続される。
され、アナログ・ディジタル変換された値を復調してト
ランスバーサル型フィルタ５に出力する。トランスバー
サル型フィルタ５の各出力は、タップ係数修正回路６を
介して加算回路７に入力され、この加算回路７の出力が
受信タイミング信号として出力端子８に送出される。さ
らに加算回路７の出力が分岐して受信タイミング抽出回
路９ ゛に入力し、この受信タイミング抽出回路９の出
力が、各タップ係数を修正するタップ係数修正回路６に
接続される。出力端子８には、さらに自動等他罪、ｃｐ
ｃ判定器などの受信系が接続される。
トランスバーサル型フィルタ５のタップは、復調周波数
の２周期ごとに設定され、タップの係数は受信タイミン
グ抽出回路９の出力により制御される。この受信タイミ
ング抽出回路９は、第５図の従来例回路に一点鎖線で示
すタイミング抽出部と同等の構成である。
の２周期ごとに設定され、タップの係数は受信タイミン
グ抽出回路９の出力により制御される。この受信タイミ
ング抽出回路９は、第５図の従来例回路に一点鎖線で示
すタイミング抽出部と同等の構成である。
タップ係数は、受信タイミング抽出回路９の出力に応じ
て低域通過フィルタのインパルス応答の値を変化させる
が、その都度インパルス応答を算出していたのでは時間
がかかるので、あらかじめ１タツプを数十等分し、その
インパルス応答の値を計算しておいて係数ＲＯＭに格納
しておく。この係数ＲＯＭに格納された６値の間のデー
タは一次補間により求める。
て低域通過フィルタのインパルス応答の値を変化させる
が、その都度インパルス応答を算出していたのでは時間
がかかるので、あらかじめ１タツプを数十等分し、その
インパルス応答の値を計算しておいて係数ＲＯＭに格納
しておく。この係数ＲＯＭに格納された６値の間のデー
タは一次補間により求める。
ここで、送信タイミングから受信タイミングに変換する
際の補間法について説明する。
際の補間法について説明する。
第２図は、アナログ的手法による補間を求める回路の一
例を示すブロック構成図である。ディジタル・アナログ
変換器ＪＯ１低域通過フィルタ１１、およびサンプリン
グ回路１２により構成され、ディジタル・アナログ変換
器１０の入力点ａ、低域通過フィルタ１１の入力点ｂ１
サンプリング回路１２の入力点Ｃ１およびサンプリング
回路１２の出力点ｄの各々の信号をＳ、、、５（ｔ）
、ｘ（ｔ） 、およびｘｆｉとする。ただし、Ｓ、、お
よびｘ、、はディジタル信号であり、５（ｔ） 、ｘ（
ｔ）はアナログ信号である。
例を示すブロック構成図である。ディジタル・アナログ
変換器ＪＯ１低域通過フィルタ１１、およびサンプリン
グ回路１２により構成され、ディジタル・アナログ変換
器１０の入力点ａ、低域通過フィルタ１１の入力点ｂ１
サンプリング回路１２の入力点Ｃ１およびサンプリング
回路１２の出力点ｄの各々の信号をＳ、、、５（ｔ）
、ｘ（ｔ） 、およびｘｆｉとする。ただし、Ｓ、、お
よびｘ、、はディジタル信号であり、５（ｔ） 、ｘ（
ｔ）はアナログ信号である。
これをディジタル信号に拡張する。
Ｓ （ｔ） ＝ΣＳ ｋｕ （ｔ ｋ Ｔ ）
−−−−−＝（１）ｘ、 −ｘ （ｎＴ’ ）
・−・・−（３）ただし、Ｔ
はサンプリング周期、τは受信タイミング周期であり、 ｌｔｌ≦Ｔ／２のとき、ｕ（ｔ） ＝１１ ｔ Ｉ ＞
Ｔ／２のとき、ｕ（ｔ） ＝０であり、ｈ（ｔ）は低域
通過フィルタ１１のインパルス応答である。
−−−−−＝（１）ｘ、 −ｘ （ｎＴ’ ）
・−・・−（３）ただし、Ｔ
はサンプリング周期、τは受信タイミング周期であり、 ｌｔｌ≦Ｔ／２のとき、ｕ（ｔ） ＝１１ ｔ Ｉ ＞
Ｔ／２のとき、ｕ（ｔ） ＝０であり、ｈ（ｔ）は低域
通過フィルタ１１のインパルス応答である。
（２）式に（１）式を代入すると、
＝ΣＳアｇ （ｔ −ｋ Ｔ ） −−−−
−−−（４１である。
−−−（４１である。
（３）式および（４）式により、
ｘ ｎ ；ｘ （ｎ Ｔ ’ ）−Σ Ｓ ｗ
ｇ （ｎ Ｔ’ ｋ Ｔ ） −−−−−
（５１ｎτ＝ｍＴ＋αとすると、 ｘ、＝ｘ、 ＝Σ Ｓｋ ｇ（α＋（ｍ ｋ）Ｔ
）となる。
ｇ （ｎ Ｔ’ ｋ Ｔ ） −−−−−
（５１ｎτ＝ｍＴ＋αとすると、 ｘ、＝ｘ、 ＝Σ Ｓｋ ｇ（α＋（ｍ ｋ）Ｔ
）となる。
したがって、ｇ（α＋（ｍ−ｋ）Ｔ）をトランスバーサ
ル型フィルタのタップ係数とすれば、（５）式の示すｘ
、、は、そのトランスバーサル型フィルタの出力であり
、ある独立の周波数（１／Ｔ）でサンプリングされた値
から、受信タイミング信号（１／Ｔ’）を得ることがで
きる。
ル型フィルタのタップ係数とすれば、（５）式の示すｘ
、、は、そのトランスバーサル型フィルタの出力であり
、ある独立の周波数（１／Ｔ）でサンプリングされた値
から、受信タイミング信号（１／Ｔ’）を得ることがで
きる。
このタップ係数ｇ（α＋（ｍ−ｋ）Ｔ）は、（５）式よ
りモデルで示した低域通過フィルタ１１のインパルス応
答として求まる。
りモデルで示した低域通過フィルタ１１のインパルス応
答として求まる。
この方法により求められた受信タイミングの精度は、ト
ランスバーサル型フィルタのタップ数やタップ係数の有
効桁数を大きくすることにより向上することができる。
ランスバーサル型フィルタのタップ数やタップ係数の有
効桁数を大きくすることにより向上することができる。
仮に、これらの演算を有効桁数１６ビツトの精度で行う
とすると、従来技術の数＋Ｍｌｌｚのクロックと同程度
の精度を実現できる。
とすると、従来技術の数＋Ｍｌｌｚのクロックと同程度
の精度を実現できる。
また、この回路はすべてディジタル回路で実現すること
ができるのでＬＳＩ化も非常に容易になる。
ができるのでＬＳＩ化も非常に容易になる。
エコーキャンセラ方式の二線全二重モデムの場合には、
受信波形は送信タイミングでアナログ・ディジタル変換
される。このアナログ・ディジタル変換された値は、自
局の送出データより求めたエコー信号が減算され、その
後受信タイミングに変換される。特に、スレイブモード
で動作させる場合には、精度の良いタイミング再生が必
要になるが、本発明のタイミング再生方式を適用するこ
とができる。
受信波形は送信タイミングでアナログ・ディジタル変換
される。このアナログ・ディジタル変換された値は、自
局の送出データより求めたエコー信号が減算され、その
後受信タイミングに変換される。特に、スレイブモード
で動作させる場合には、精度の良いタイミング再生が必
要になるが、本発明のタイミング再生方式を適用するこ
とができる。
具体的には、第１図において
ボーレート周波数 ｆ ｂ ＝１／ Ｔ ＝ ２．４
ｋＨｚ、送出波形整形 ２０％ロールオフフィルタ、ア
ナログ・ディジタル変換器１のサンプリング周波数 ｆ
、＝４．８ ｋＨｚ （これは上記ボーレート周波
数とは非同期である。）、 とする。
ｋＨｚ、送出波形整形 ２０％ロールオフフィルタ、ア
ナログ・ディジタル変換器１のサンプリング周波数 ｆ
、＝４．８ ｋＨｚ （これは上記ボーレート周波
数とは非同期である。）、 とする。
第３図は、トランスバーサル型フィルタで使用する＃、
域通過フィルタと、送出波形整形フィルタの周波数特性
の概略を示す図である。
域通過フィルタと、送出波形整形フィルタの周波数特性
の概略を示す図である。
低域通過フィルタは、ここでは４．８ ｋＨｚのサンプ
リング周波数で３０％ロールオフフィルタを用いた。
リング周波数で３０％ロールオフフィルタを用いた。
トランスバーサル型フィルタのタップ係数の発生は、制
御信号をアドレス入力とするＲＯＭを用い、そのＲＯＭ
の各アドレスに対応するタップ係数を記憶させる方法を
用いることにより、構成を簡単化することができる。
御信号をアドレス入力とするＲＯＭを用い、そのＲＯＭ
の各アドレスに対応するタップ係数を記憶させる方法を
用いることにより、構成を簡単化することができる。
第４図は、補間法のシミュレーション結果を示す図であ
る。トランスバーサル型フィルタのタップ数が２００タ
ツプで、タップ係数を低域通過フィルタのインパルス応
答の式より直接計算した場合と、タップ係数を係数ＲＯ
Ｍから読み出し、−次補間により求めた場合との値の差
を誤差と見做したときのグラフである。このとき、送４
言タイミングと受信タイミングの位相差は、送信のボー
レートクロックから係数ＲＯＭの間隔の半分だけ差があ
るとしている。
る。トランスバーサル型フィルタのタップ数が２００タ
ツプで、タップ係数を低域通過フィルタのインパルス応
答の式より直接計算した場合と、タップ係数を係数ＲＯ
Ｍから読み出し、−次補間により求めた場合との値の差
を誤差と見做したときのグラフである。このとき、送４
言タイミングと受信タイミングの位相差は、送信のボー
レートクロックから係数ＲＯＭの間隔の半分だけ差があ
るとしている。
本発明は、以上説明したように、変復調装置のタイミン
グ再生系にトランスバーサル型フィルタを用いることに
より、タイミング再生を精度良く行うことができる。
グ再生系にトランスバーサル型フィルタを用いることに
より、タイミング再生を精度良く行うことができる。
また、この回路はすべてディジタル回路で実現できるの
で、ＬＳＩ化が非常に容易になる優れた効果がある。
で、ＬＳＩ化が非常に容易になる優れた効果がある。
第１図は本発明の一実施例を示すブロック構成図。
第２図は補間法を説明する回路を示すブロック構成図。
第３図は各種フィルタの特性を示す図。
第４図は補間法のシミュレーション結果を示す図。
第５図は従来例回路を示すブロック構成図。
第６図はＶＣＯを用いた回路例を示すブロック構成図。
１・・・アナログ・ディジタル変換器、２・・・受信波
形入力端子、３・・・固定発振器、４・・・復調器、５
・・・トランスバーサル型フィルタ、６・・・タップ係
数修正回路、７・・・加算回路、８・・・出力端子、９
・・・受信タイミング抽出回路、１０・・・ディジタル
・アナログ変換器、１１・・・低域通過フィルタ、１２
・・・サンプリング回路、５１・・・アナログ・ディジ
タル変換器、５２・・・復調器、５３．５４．５５・・
・狭帯域フィルタ、５６．５７・・・乗算回路、５８・
・・加算回路、５９・・・ディジタル位相同期ループ（
ＤＰＬＬ）、６１・・・入力端子、６２・・・位相比較
器、６３・・・低域通過フィルタ、６４・・・アナログ
電圧制御発振器（ＶＣＯ）、６５・・・出力端子。 特許出願人 日本電気株式会社 ４ 代理人 弁理士 井 出 直 孝 本発明実施例装置のブロック構成図 第１図 サンプリング回 補間法を説明する回路図 第２図 各種フィルタの特性 第３図 補間法のシミュレーション結果 第４図
形入力端子、３・・・固定発振器、４・・・復調器、５
・・・トランスバーサル型フィルタ、６・・・タップ係
数修正回路、７・・・加算回路、８・・・出力端子、９
・・・受信タイミング抽出回路、１０・・・ディジタル
・アナログ変換器、１１・・・低域通過フィルタ、１２
・・・サンプリング回路、５１・・・アナログ・ディジ
タル変換器、５２・・・復調器、５３．５４．５５・・
・狭帯域フィルタ、５６．５７・・・乗算回路、５８・
・・加算回路、５９・・・ディジタル位相同期ループ（
ＤＰＬＬ）、６１・・・入力端子、６２・・・位相比較
器、６３・・・低域通過フィルタ、６４・・・アナログ
電圧制御発振器（ＶＣＯ）、６５・・・出力端子。 特許出願人 日本電気株式会社 ４ 代理人 弁理士 井 出 直 孝 本発明実施例装置のブロック構成図 第１図 サンプリング回 補間法を説明する回路図 第２図 各種フィルタの特性 第３図 補間法のシミュレーション結果 第４図
Claims (1)
- （１）通信回線に接続され受信波形を入力する入力端子
と、 固定周波数で発振する固定発振器と、 上記入力端子の受信波形を入力とし、上記固定発振器の
出力に同期してアナログ・ディジタル変換を行うアナロ
グ・ディジタル変換回路と、このアナログ・ディジタル
変換回路の出力信号の復調を行う復調回路と、 この復調回路の出力から受信タイミングを抽出しタイミ
ング再生を行う手段と、 このタイミング再生出力を取り出す出力端子とを備えた
変復調装置のタイミング再生回路において、 上記受信タイミングを抽出しタイミング再生を行う手段
には、 上記復調回路の出力を入力とするトランスバーサル型フ
ィルタと、 このトランスバーサル型フィルタの出力から受信タイミ
ングを抽出する受信タイミング抽出回路と、 この受信タイミング抽出回路の出力により上記トランス
バーサル型フィルタのタップ係数を修正するタップ係数
修正回路と を含み、 上記トランスバーサル型フィルタの出力に再生タイミン
グ信号の出力端子が接続されて再生データを得るように
構成された ことを特徴とする変復調装置のタイミング再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039628A JPH0618366B2 (ja) | 1985-02-28 | 1985-02-28 | 変復調装置のタイミング再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039628A JPH0618366B2 (ja) | 1985-02-28 | 1985-02-28 | 変復調装置のタイミング再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61199349A true JPS61199349A (ja) | 1986-09-03 |
| JPH0618366B2 JPH0618366B2 (ja) | 1994-03-09 |
Family
ID=12558366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039628A Expired - Lifetime JPH0618366B2 (ja) | 1985-02-28 | 1985-02-28 | 変復調装置のタイミング再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618366B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147605A (ja) * | 1974-05-16 | 1975-11-26 | ||
| JPS5840386A (ja) * | 1981-06-30 | 1983-03-09 | ユニオン・カ−バイド・コ−ポレ−シヨン | 高硫黄デカントオイルから低硫黄高品位コ−クスを製造する方法 |
| JPS5890854A (ja) * | 1981-11-26 | 1983-05-30 | Toshiba Corp | サンプリング位相同期回路 |
-
1985
- 1985-02-28 JP JP60039628A patent/JPH0618366B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147605A (ja) * | 1974-05-16 | 1975-11-26 | ||
| JPS5840386A (ja) * | 1981-06-30 | 1983-03-09 | ユニオン・カ−バイド・コ−ポレ−シヨン | 高硫黄デカントオイルから低硫黄高品位コ−クスを製造する方法 |
| JPS5890854A (ja) * | 1981-11-26 | 1983-05-30 | Toshiba Corp | サンプリング位相同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618366B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422909A (en) | Method and apparatus for multi-phase component downconversion | |
| US5588027A (en) | Digital demodulating method and circuit for use in a time-division multiple access channel | |
| US6055284A (en) | Symbol timing recovery circuit in digital demodulator | |
| CN111212007A (zh) | 一种通用600Mbps中速解调器实现方法及调制解调器 | |
| AU621183B2 (en) | A method of rapidly controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US5638409A (en) | Data receiving device for reproducing a received symbol from a received data signal | |
| JPH10190759A (ja) | ディジタル復調器におけるタイミング補間器 | |
| CN111194077A (zh) | 一种低采样率下的定时同步方法 | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| CA1235760A (en) | Digital signal processor | |
| JP2613256B2 (ja) | ディジタル復調装置 | |
| US4825452A (en) | Digital FSK demodulator | |
| US4389727A (en) | Method for controlling the clock phase of a receiving system for digital data, phase recovery circuit for effectuating this method and digital data receiving system comprising said circuit | |
| CN110880964A (zh) | 一种基于数据转换跟踪环路的比特同步跟踪系统 | |
| Boiko et al. | Farrow Interpolator Features in QPSK Telecommunication Devices | |
| JPS61199349A (ja) | 変復調装置のタイミング再生回路 | |
| JP3267657B2 (ja) | ディジタル通信における復調方式 | |
| JPH084277B2 (ja) | デジタル通信システム | |
| CN113162713B (zh) | 基于Gardner算法的变符号速率定时恢复方法及系统 | |
| JPS6331987B2 (ja) | ||
| KR20040046168A (ko) | 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| Yang et al. | Symbol timing recovery using oversampling techniques | |
| JP2956724B2 (ja) | オーバーサンプリングトランスバーサル等化器 | |
| JPS6331985B2 (ja) |