JPS5890854A - サンプリング位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明は、ディジタル信号処理によるデータ復調装置
等において、受信アナログ信号をい変換回路でディジタ
ル信号化する際のサンプリング位相を受信アナログ信号
に同期させるためのナングリン・グ位相同期回路に関す
る。

発明の技術的背景とその問題点 近年、音声帯域の電話回線を用いたデータ伝送モデム等
に見られるように、ナイキストのロールオフ特性を満た
すぺ〈波形伝送を行ない、これを受信側でノーレイト′
（シンゲル伝送速度）で自動等化等のディジタル信号処
理演算を施す場合が多く見られるようになっている。こ
のよ場合、受信アナログ信号をの変換回路でディジタル
信号化する際、受信アナログ信号に同期した正しい位相
でサンプリングを行なわないと、その後のディジタル信
号処理演算が安定に行なわれないことが指摘されている
。このため、Ａ／１）変換回路でのサンプリング位相を
受信アナログ信号に同期させる、サンプリング位相同期
回路と呼ばれるものが必要となる。

＠１図に従来のサンプリング位相同期回路の構成を示し
、第２図にそのタイミングチャートを示す。入力端子１
に与えられる受信アナログ信号２はφ変換回路３でサン
プリング・臂ルス４によりサンプリングされた後、ディ
ジタル信号５に変換され、サンプリング位相誤差検出回
路６に入力される。サンプリング位相誤差検出回路ｌで
は、まず受信アナログ信号２のノーレイト周波数ｆ１の
腸に通過域が設定された狭帯域ディジタルフィルタ７を
介して乗算器８で２逓倍する・例えばディジタル信号５
が第２図（ａ）に示す如くノーレイト周波数／、＝１／
Ｔの波形の’１ｊ７ｆル値２１であるとすると、フィル
タｒの出力は ｓｌ＝ｌツムｆ、ｔ　（Ａ±１）　・・−・・・曲−・
・・・（１）−となり、乗算器Ｉの出力は ８１”’Ａｆｌπｆ８ｔ ＝Ａ（１＋（２）２π／、ｔ）／２　　・・・・−・・
曲・・（２）となる。二の乗算器８の出力は通過域がｍ
−しイト周波数！、に設定された狭帯域ディジタルフィ
ルタ９を通過し、Ｉ！２図（ｂ）に示すＳ鵞　＝Ａ′α
薦２　π／、ｔ　　　　　　　　　　　　　　　・・・
・・・・・・・・・・・・　（３）なる余弦波のサンプ
ル値２２となって、位相比較回路１０に与えられる０位
相比較回路１０はさらに発振回路１２から＠２図（ｅ）
に示す８　ｓ　＝Ａ　７ｍ　ｉ　ｎ　（２πｆ、ｔ＋Δ
θ）　　　・・・・・・・・・・・・・・・・（４）な
る基準信号８＝のサンプル値２３が与えられることによ
って、 ８４　＝Ｂ　　膳ｌｎΔθ　　　　　　　　　　　　　
・・・−・・・・・・・・・・・・（５）なる位相誤差
信号Ｓ４を生成する。この誤差信１号Ｂ４は低穢通過フ
ィルタ１１を介して発振回路１２の制御入力となる０位
相比較回路１０１低域通過フィルタ１ノ、発振回路１３
はディジタルＰＬＬ回路１３を構成し、基準信号Ｓ、が
ディジタルフィルタ９の出力ＳＳに位相同期するように
動作する。この結果、発振回路１２内の可変分周回路か
ら出力されるサンプリング・９ルス４の位相が受信アナ
ログ信号２の？−レイトに同期する。

ところで、＠１図のディジタルＰ［北回路１３において
Ｓ３が同期する位相はｓｌに対して９０６ずれた所であ
るから、第２図（ｅ）のサンダル値２３はｔ　＝　ｎ　
Ｔ±Ｔ／４（ｎ：整数）の位置で安定する。従って、Ｗ
Ｊ２図（ａ）　、　（ｂ）のサングル値２ノ。

２２もｔ　＝　ｎ　Ｔ　：ｆ：　Ｔ　／　４で安定化さ
れることになるため、サンプリング位相、つまりサンプ
リング譬ルス４の位相は最適サンプリング点ｔ　＝　ｎ
　Ｔから±Ｔ／４だけずれるという問題があった。すな
わち、サンプリング位相誤差噴出回路６での位相誤差検
出特性は、サンプリング位相の最適位相からのずれをΔ
ψとしたとき、＠３図の曲線３０に示されるようになり
、位相角換算でπ／２だけの位相誤差Δψが残ってしま
う。

従来では、このようなサンプリング位相のＴ／４（π／
２）のずれを除去する場合、！２図（１）の２１　、　
ｊ　１’に示されるように、デーレイト周波数の４Ｎ倍
（ＮＶｉｌｌｌ数）の周波数でサンプリングする方法を
とっていた。しかし、このようにサンプリングレートを
高くすることは、演算処ｆ！！！数、ハードウェアの回
路規模の増大を伴うことにな抄好ましくない。

発明の目的 この発明の目的は、サンプリングレートを必要以上に高
くすることなく、サンプリング位相を鍛適位相に制御で
きるサンプリング位相同期回路を提供することである。

発明の概要 この発明は、サンプリング位相誤差検出回路を、実質的
に入力ディジタル信号を直交信号に変換し、この直交２
信号に非線形演算処理を施すことによ抄、サンプリング
位相誤差が零〇点をサンプリング位相安定位相点とせし
める位相誤差信号を生成するように構成したことを％徴
としている。

発明の効果 この発明によれば、サンプリングレートが例えばデーレ
イト周波数の２倍の場合でも、サンプリング位相は位相
誤差が零の点で安定化され、従来よりサンプリングレー
トを低くすることが可能となる。従って、演算処理数お
よびハードウェアの大幅な減少を図ることができる。

発明の実施例 第４図はこの発明の一実施例に係るサンプリング位相同
期回路の概略構成を示したもので、入力端子４１には例
えばデータ伝送モデムの受信部で得られたベースバンド
帯域の受信アナログ信号４２が与えられる。この受信ア
ナログ信号４２はψ変換回路４３でサンブリングパルス
４４によりサンシリングされ、ベースバンド帯域のディ
ジタル信号４５に変換されて、サンプリング位相誤差検
出回路４６に入力される。

この検出回路４６はディジタル信号４５からい変換回路
４３でのサンプリング位相誤差を検出し、位相誤差信号
を出力する。この位相誤差信号は雑音抑圧回路４１を介
して可変分周回路４１に与えられる。可変分周回路４８
は基準クロック信号４＃を分周してＶ′Ｄ変換回路４３
へのサンデリングノタルス４４を生成する。そして、雑
音抑圧回路４１を介して与えられる位相誤差信号により
可変分周回路４８の分局比が制御されることによって、
サンシリング／４ルス４４の位相、すなわちの変換回路
４Ｊのサンプリング位相が受信アナログ１号４２に同期
するように制御される。

サンプリング位相誤差検出回路４６は、ディジタルフィ
ルタ５０と、演算回路６０とから構成される。ディジタ
ルフィルタ５０は、例えば９０″位相分割狭帯域フィル
タであり、その具体的な構成例を第５図に示す。

第５図において、５１．１５１．５６．５７゜５８は係
数乗算器、５２は加（減）算器で構成される合成回路、
５３．５４はｌサンプル遅延のためのワード・メモリ、
５９は減算器である。

５１〜５６は２次の巡回形ディジタルフィルタを構成し
ており、その伝達関数Ｆ　（ｚ）はｂ　ＨＣ＊ｄを係数
ノ臂うメータとして で与えられ、係数ノ！ラメータの設計によって通過域が
任意に設定され得るものである。例えばこの２次巡回形
ディゾタルフィルタを受信アナログ信号４２のが−レイ
トの２倍の速度で動作させれば、ｇ＝Ｑ、ｄ≦１とする
ことによりπ／２（ｆａ：ｄｔ−レイト周波数）を通過
域とする狭帯域フィルタが実現される。

（６）式を用いて第５図の２つの出力Ｘｔ　、Ｘ鵞を求
めると、 ｚ１＝１　　ｊｌｉ’　　　　　　　　・・・・・・・
・・・・・−・・・・・・（７）また！雪は係数乗算器
５７．１８の係数値ｔ−ｎとすると、 Ｓ″″１−３ ＝に１・□　　　・・・・・・・・・・−・・・・・・
・・・・・・（８）とナル、　（８）式Ｋｓ　”＝　＠
”　（但し、ｊ−Ｑ、θはサンプリング周波数で規格化
された位相角）を代入して％　３Ｅ　ｌ　　ｅ　Ｘ３の
周波数特性の違いをみると、 ｘｌ　　／ｘ　＠　＝　−ｊ　　ｓｉｎθ　　　・・・
・−・−・・・−・・・・・・・・・・・・　（９）で
ある、ここで、前記の２次巡回形デイゾタルフィルタは
通過域がｆ、／２、すなわち０＝±π／２に集中してい
るから、このようなフィルタの出力に対して（９）式の
特性は９０°位相シフトフィルタ特性（ヒルベルト変換
特性）の食い近偏になっていることがわかる。従って、
第５図の構成は９０″位相分割狭帯域フィルタを実現し
ており、出力Ｘ！はｘｌに対して直交相関係にある。な
お、係数値■の係数乗算器ｓｒ、ｓｓは雛なるピットシ
フトによって実現できるから、このための特別なハード
ウェアは不要である。

一般Ｋ、９０’位相分割フィルタは、入力に対／（１ａ
ｓｊｓ　　　１　（但し、ｉ　＝　１．２．ｊ４１．！
。

・・・Ｎ　＊　ｘ−’は１サンプル遅延のための篤変換
演算子）で与えられる位相補正用の全通過フィルタを設
置し、これらの各フィルタの出力を互いに９０″位相が
異なるよう・母うメータＪｊを設計できることが知られ
ている。従って、第４図のディジタルフィルタ５０とし
て用いられる９０゜位相分割狭帯域フィルタは、例えば
ｆｌ／２を通過域とする狭帯域フィルタに、上記全通過
フィルタを並列に設けることによっても実現できる。

一方、＠４図の演算回路６０は９０′″位相分割狭帯域
フィルタであるディジタルフィルタ５０から与えられる
直交２信号Ｘ＠ｈＸ＠に非線形演算処理を施して、サン
プリング位相誤差が零の点を安定位相点とせしめるよう
な位相誤差信号を生成する４のであ抄、具体的には例え
ば第６図（ａ）　、　（ｂ）　＝　（ｃ）　Ｋ示される
ような、乗算器６１または極性切換回路６２または排他
的論理和（ＥＸ−ＯＲ）回路６３等によって実現される
。

次に１この実施例の動作を第７図、第８図を用いて説明
する。第７図（ａ）はディジタル信号４５０波形例であ
り、Ｉ−レイ）Ｔ＝１／／ｌ当シ２つのサシ２ル値ｙｉ
、ｖｘからなっている。このディジタル信号４５は９０
°位相分割狭帯域フィルタであるディジタルフィルタ５
０により、！　１−Ａ■π／、ｔ（Ａ＝±１）　　・・
・・・・・・・・−・・・・・・（７）なる同相信号と
、 ｘｌ＝！Ａｓ１ｎπｆ、ｔ　（Ａ＝±１　）　　　−・
−−−−−−−・−・・（１１）なる１［文相信号とか
らなる直交２信号に変換される。これら直交２信号Ｘ１
＋１Ｂは演算回路６０に入力される。演算回路ｇｏが第
６図（ａ）に示す如き乗算器６１とすると、その出力は
時間的に連続した成形で見ると、 ｘＢ＝ｘ１’ｘｓ で表わされ、ｉ九第７図（ａ）の７！１．’ＩＩに対応
するサンプル値で見ると、第７１伽）の１３゜７４とな
る。ここで、演算回路６０を構成する乗算器６１がポー
レイ）Ｔ当り１回に間引いて演算を行なうものとすると
、！１のサンプル値は第７図（ｉ））の７３．１４のい
ずれか一方の値、すなわち第８図（ａ）の位相誤差検出
特性８１に示されるように、サンプリング位相誤差Δψ
に対して１ｎΔψに比例した一定値を採る。

従って、演算回路６０の出力に得られる位相誤差信号ｘ
ｓをゲーレイト当り１回の割合で、例えば通常の低域通
過ディジタルフィルタによって構成される雑音抑圧回路
４７を介して可変分周回路４８に与えて、サンプリング
位相誤差４４の位相を制御すれば、第８図の位相誤差検
出特性に従って、サンプリング位相はその位相誤差Δψ
が零で安定化して、受信アナログ信号４２に同期するよ
うになる０例えば位相誤差信号Ｉｓとして、＠７図（ｂ
ｌ　、　！　８図（ａ）の７Ｊのサングル値を採用する
と、ループはサンプリング位相を進めるように動作し、
第８図（１）の７３がΔψ＝（）付近になって安定化す
る。この場合、第一７図（＆）の１１が最適サンブリン
グ位相点Ｔ、２Ｔ。

・・・でのサンプル値となる。一方、位相誤差信号ｘｌ
　としてｗｃ７図（ｂ）、第８図（ａ）の７４のサンプ
ル値を採用する場合は、ルーダはサンプリング位相を遅
らせるように動作し、１４がΔψ＝０付近になって安定
化するから、第７図（ａ）の１２が最適サンブリング位
相点でのサンプル値となる。

このように、演算回路６０においてはディジタルフィル
タ５０からが一しイト当り２回ずつ出力されるサンプル
＠１１．７２のうちどちらを採用して位相誤差信号ｘ１
を得てもよい。

上記の説明では演算回路６０として第６図（１）の乗算
器６１を用いたが、前述したように＠６図（ｂ）の極性
切換回路ｇｚｉたは（ｅ）のＥＸ−ＯＲ回路６１を用い
てもよい。例えば極性切換回路６２を用いた場合は、同
相信号ｘ１の符号に従い直交相信号ｘｌの極性を反転し
て位相誤差信号を得るようにすればよく、その場合の位
相誤差検出特性は＠８図６）の８２のようになる。また
、ＥＸ−ＯＲ回路６１を用いた場合は、第８図（ｃ）の
８３のようになる。第８図（ｂ）　、　（ｅ）いずれの
場合もＷＪ８図（ａ）と同様、Δψ＝０の最適位相点で
サンプリング位相を安定化することができる。

なお、第４図の雑音抑圧回路４７は低域通過ディジタル
フィルタに代えて、デーレイト周波数ｆ、を通過域とす
る狭帯域の高域通過ディジタルフィルタを用いることも
で舞る。その場合、位相誤差信号Ｘｌ　として、第７図
（ｂ）のサンプル値７３．７４をＩ−レイトの２倍の速
度で上記フィルタに入力して、ゲーレイ十周波数以外の
雑音成分を抑圧し、可変分周回路４８の制御を前述の如
くゲーレイト当に１回の割合で行なえばよいことは明ら
かである。雑音抑圧回路４１としては、低域通過形また
は高域通過の通常のディジタルフィルタで構成する代り
に、入力される位相誤差信号の正、負をそれぞれアッグ
信号、ダウン信号に対応させたア、ｆダウンカウンタで
実現することもできる。

また、上記説明では演算回路６０から雑音抑圧回路４ｒ
を通・して可変分周回路４ｇに最終的に与えられる位相
誤差信号のサンプル値を♂−レイト当９１回としたが、
２回とすることも可能である。この場合、演算回路ｇｏ
または雑音抑圧回路４１の出力は、＠７図（ｂｌのｒｘ
、ｒａの両ナングル値であるが、これらは雑音成分を考
えない限り振幅は等しく、極性が互いに反転しているだ
けであるから、演算回路ｇｅｔたけ雑音抑圧回路４１の
出力を交互に極性反転すればよい、すなわち、例えば演
算回路６０を極性反転回路を含ませて構成し、その出力
を低域通過ディジタルフィルタからなる雑音抑圧回路４
１に？−レイトの２倍の速度で入力するか、または雑音
抑圧回路４１を高域通過ディジタルフィルタと極性反転
回路とで構成すればよい。

このようにすると、演算処理数とハードウェアは若干増
加するが、す／グリ・ング位相の制御回数が増えるので
、位相同期の初期引込み速度を上げることができる。

この発明はその他種々変形して実施が可能であり、例え
ばｗｃ４図のディジタルフィルタ５０として９０位相分
割狭帯斌フィルタの形態を直接採ることなく、サンプリ
ング位相誤差検出回路４６に先の実施例と同様の機能を
持たしめることが可能であることは、ディノタル信号処
理技術の特質から明らかである。第９図はサンプリング
位相誤差検出回路４６の他の構成例を示したもので、デ
ィジタルフィルタ５０は＠５図に示した９０＠位相分割
狭帯域ディノタルフィルタの構成要素の一部をなす２次
巡回型ディジタルフィルタのみによって構成されている
。すなわち、９１．９″５，９６は係数乗算器、９２は
合成回路、９１．９４はワードメチリである。

一方、演算回路６０はこの場合、２つの乗算器９７．９
１と、減算器９ｇとからなっている。

前述したように、位相誤差信号！３は直交２信号１１ａ
Ｋ寓の乗算によって得ることができるから、（８）式よ
り ＝　’　（１１Ｗ　−Ｈｌ（ｚ）　）　・・・ａ１ここ
で、Ｈｌ　（ｚ）＝　気−’　Ｆ（ｚ）　・＊−２Ｆ（
＄１　　・−＝・・Ｑ４Ｈｍ　（ｚ）−Ｆ（Ｓ）　・ｓ
　　Ｆ（ｚ）　　　　・・−＝・＝・１１１で与えられ
る。α◆、６９式中のＦ（ｚ）、ｉ　　Ｆ（ｚｌ。

ｓ””２１Ｆ（ｚ）はそれぞれ＠７図における”　ｓｉ
　ｌｘ　ｌ　＋ｘｌに対応するから、これらを演算回路
ｇｏにおいて乗算器９’ｌ、９１で互いに乗算し、その
結果を減算器９９で減算することにより、前記の場合と
同様の位相誤差信号が得られることは明らかである。

＠１０図はこの発明をＰＭ、直交Ａ　Ｍ　、　ＡＭ−Ｐ
Ｍ等の変調方式による直交変調信号に対して適用した実
施例であり、サンプリング位相誤差検出回路の部分のみ
を示している０図において、端子１０１，１０１には受
信アナログ信号をい変換回路を通して得喪ベースバンド
帯域の直交ディジタル信号が入力され、これらはそれぞ
れ第５図、９６図あるいは＠９図に示したと同様の構成
のディジタルフィルタＪ　ＯＪ　、　１０４および演算
回路１０１，１０６を通して加算器１０１で合成される
。これによって、加算器１０１の出力に直交ディジタル
信号のサンプリング位相誤差を示す位相誤差信号１０８
が得られる。

以上詳細に説明したように、この発明によればサンプリ
ングレートを例えばゲーレイト周波数の２倍と、従来の
Ａ以下に下げることができ、演算処理数、ハードウェア
を減少させることが可能である。また、前記実施例の如
く位相誤差信号を？−レイト当り１回だけ出力するよう
な構成をとることによって、さらに演算処理数、構成要
素を減らすことも可能となる。

なお、この発明はサンプリングレートが＆　−レイト周
波数の２倍の場合のみに適用され得るものではなく、モ
デム等のシステム全体の設計上からサンプリングレート
をより高くした場合に４、適用可能なことは勿論であり
、その場合、ディジタルフィルタ、雑音抑圧回路（高域
通過フィルタの場合）等の通過域を入力ディジタル信号
の速度に合せて変更することによって容易に対応させる
ことができる。

また、い変換回路に入力されるアナログ信号が・ダスパ
ンド信号である場合、サンプリングレートはが−レイト
周波数の２倍よりもつと高い周波数とする必要があるが
、その場合は・母スパンＰ信号の復調出力を低いサンプ
リング周波数に変換して、この発明のサンプリング位相
同期回路を適用すればよい。

【図面の簡単な説明】

ｌ！１図は従来のサンプリング位相同期回路の構成図、
＠２図はその動作を説明するためのタイムチャート、第
３図は同じく位相誤差検出特性を示す図、第４図はこの
発明の一実施例に係るサンプリング位相同期回路の概略
構成図、第５図はこの発明におけるサンプリング位相誤
差検出回路で用いるディジタルフィルタの具体的構成例
を示す図、第６図はこの発明で用いる演算回路の具体的
構成例を示す図、第７図は同実施例の動作を説明するた
めのタイムチャート、第８図は同じくサンプリング位相
誤差検出特性を示す図、第９図はこの発明におけるサン
プリング位相誤差検出回路で用いるディジタルフィルタ
および演算回路の他の具体的構成例を示す図、第１０図
はこの発明の他の実施例におけるサンプリング位相誤差
検出回路の概略構成図である。 ４１・・・受信アナログ信号入力端子、４ｊ・・・の変
換回路、４６・・・サンプリング位相誤差検出回路、４
１・・・雑音抑圧回路、５０，１０３゜１０４・・・デ
ィジタルフィルタ、６０，１０５゜１０６・・・演算回
路、４８・・・可変分周回路。 出願人代理人　　弁理士　鈴　江　武　彦第　２１１ 第３図 第４図 １６図 第７図 第８図 ｊＩＱ図 第１０図

Claims (1)

1. 【特許請求の範囲】 （１）　　受信アナログ信号をφ変換回路を通して得ら
   れたディジタル信号から、前記の変換回路におけるサン
   シリング位相の誤差を示す位相誤差信号を生成するサン
   プリング位相誤差検出回路を有し、上記位相誤差信号に
   基き前記サンシリング位相を前記受信アナ四グ信号に同
   期するように制御するサンシリング位相同期回路におい
   て、前記位相誤差検出回路は実質的に前記ディジタル信
   号を直交２信号に変換し、この直交２信号に非線形演算
   処理を施すことにより、前記サンシリング位相の誤差が
   零の点を前記葉ンプリング位相の安定位相点とせしめる
   位相誤差信号を生成することを特徴とするサンプリング
   位相同期回路・ （２）　　サンプリング位相誤差検出回路は、前記ディ
   ジタル信号を入力とし直交２信号を得る９０＠位相分割
   狭帯埴ディゾタルフィルタと、このフィルタによって得
   られる直交２信号を非線形演算処理して位相誤差信号を
   得る演算回路とから構成されることを特徴とする特許請
   求の範囲第１項記載のサンプリング位相同期回路。 （３）９０＠位相分割狭帯域ディジタルフィルタは、２
   次巡回形ディジタルフィルタを含み、このフィルタの出
   力に線形変換を施して直交２信号を得るものであること
   を特徴とする特許請求の範囲第２項記載のダ°ングリン
   グ位相同期回路。 この直交２信号の一方の信号の符号によ砂他方の信号の
   極性を反転させる極性切換回路、まえはこの直交２信号
   を肉入力とする排他的―理和回路であることを特徴とす
   る特許請求の範囲第２項記載のサンプリング位相同期回
   路。 （５）　　ム／１）変換回路は、受信アナログ信号のが
   −レイト周波数の２倍の周波数でサンプリングを行なう
   ４のであることを特徴とする特許精求の範囲第１項記載
   のサンプリング位相同期回路。 （６）　　サンプリング位相誤差検出回路は、位相誤差
   信号を受信アナログ信号のゲーレイト当り１回ずつ出力
   するものであることを特徴とする特許請求の範ｉ！！Ｉ
   Ｉ！１項または＠２項記載のサンシリング位相同期回路
   。