JPS61200581A - ビツトマツプ表示制御方式 - Google Patents
ビツトマツプ表示制御方式Info
- Publication number
- JPS61200581A JPS61200581A JP60041725A JP4172585A JPS61200581A JP S61200581 A JPS61200581 A JP S61200581A JP 60041725 A JP60041725 A JP 60041725A JP 4172585 A JP4172585 A JP 4172585A JP S61200581 A JPS61200581 A JP S61200581A
- Authority
- JP
- Japan
- Prior art keywords
- bitmap
- display control
- memory
- bitmap display
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ビットマツプ表示制御方式に関し。
特にＣＲＴディスプレイを用いたビットマツプ表示処理
の高速化に好適なビットマツプ表示制御方式に関するも
のである。
の高速化に好適なビットマツプ表示制御方式に関するも
のである。
従来技術
従来のビットマツプ表示制御システムの概略構成ブロッ
ク図を第２図に示す。ＣＰＵＩはシステムメモリ２に格
納されているプログラムに従って。
ク図を第２図に示す。ＣＰＵＩはシステムメモリ２に格
納されているプログラムに従って。
表示すべき文字、グラフ、画像等をビットマツプメモリ
３に展開する。このとき１文字パターンは。
３に展開する。このとき１文字パターンは。
キャラクタジェネレータ７から文字コードに対応して逐
次読出され、システムバス８を介してビットマツプメモ
リ３に展開される。この展開されたビットマツプメモリ
３のデータは、ＣＲＴコントローラ４により逐次パラレ
ルデータとして読出され、パラレル−シリアル変換器５
でシリアルデータに変換され、ＶＩＤＥＯ信号としてＣ
ＲＴディスプレイ６に供給される。また、ＣＲＴコント
ローラ４は、水平同期信号（Ｈ８ＹＮＣ信号）と垂直同
期信号（ＶＳＹＮＣ信号）を出力して、ＣＲＴディスプ
レイ６に表示される文字などの同期をとる。
次読出され、システムバス８を介してビットマツプメモ
リ３に展開される。この展開されたビットマツプメモリ
３のデータは、ＣＲＴコントローラ４により逐次パラレ
ルデータとして読出され、パラレル−シリアル変換器５
でシリアルデータに変換され、ＶＩＤＥＯ信号としてＣ
ＲＴディスプレイ６に供給される。また、ＣＲＴコント
ローラ４は、水平同期信号（Ｈ８ＹＮＣ信号）と垂直同
期信号（ＶＳＹＮＣ信号）を出力して、ＣＲＴディスプ
レイ６に表示される文字などの同期をとる。
このような従来のビットマツプ表示制御方式では、使用
頻度の多い熟語および文を形成する文字パターンもキャ
ラクタジェネレータ７からシステムバス８を経由してビ
ットマツプメモリ３に書込まれるので、システムバス８
の使用効率が低下するという問題があった。
頻度の多い熟語および文を形成する文字パターンもキャ
ラクタジェネレータ７からシステムバス８を経由してビ
ットマツプメモリ３に書込まれるので、システムバス８
の使用効率が低下するという問題があった。
目 的
本発明の目的は、このような従来の問題を解消し、ビッ
トマツプ表示制御システムにおいて、システムバスの使
用効率を向上させ、かつ、システム全体の処理速度を向
上させるビットマツプ表示制御方式を提供することにあ
る。
トマツプ表示制御システムにおいて、システムバスの使
用効率を向上させ、かつ、システム全体の処理速度を向
上させるビットマツプ表示制御方式を提供することにあ
る。
構 成
上記目的を達成するために１本発明では、キャラクタパ
ターンジェネレータから発生される文字パターンのビッ
トマツプ表示を制御するビットマツプ表示制御システム
において、該ビットマツプ表示のためのフレームバッフ
ァメモリとして実装されるメモリの空きエリアを、使用
頻度の多い熟語および文のジェネレータとして使用する
ことに特徴がある。
ターンジェネレータから発生される文字パターンのビッ
トマツプ表示を制御するビットマツプ表示制御システム
において、該ビットマツプ表示のためのフレームバッフ
ァメモリとして実装されるメモリの空きエリアを、使用
頻度の多い熟語および文のジェネレータとして使用する
ことに特徴がある。
以下１本発明の構成を実施例により説明する。
一般に、高解像度ビットマツプ表示において。
表示データは複数ビットのパラレルデータとして逐次読
出される１例えば、水平方向１５３６ドツト、垂直方向
２０４８ドツトの表示をインターレースラスタスキャン
方式でＣＲＴディスプレイに表示する場合、表示データ
は６４ビツトパラレルに逐次読出される。このとき、必
要となるビットマツプメモリ容量は３９３２１６バイト
であるが、実際に実装される記憶素子は６４ＫＸ１ビツ
トのダイナミックメモリ６４個となり、実装記憶容量は
５２４２８８バイトとなる。このうち実際の表示に使用
される容量は前記の如＜３９３２１６バイトであるので
、１３１０７２バイトは空きエリアとなる。本発明は、
この空きエリアを使用頻度の多い熟語および文のジェネ
レータとして使用するものである。
出される１例えば、水平方向１５３６ドツト、垂直方向
２０４８ドツトの表示をインターレースラスタスキャン
方式でＣＲＴディスプレイに表示する場合、表示データ
は６４ビツトパラレルに逐次読出される。このとき、必
要となるビットマツプメモリ容量は３９３２１６バイト
であるが、実際に実装される記憶素子は６４ＫＸ１ビツ
トのダイナミックメモリ６４個となり、実装記憶容量は
５２４２８８バイトとなる。このうち実際の表示に使用
される容量は前記の如＜３９３２１６バイトであるので
、１３１０７２バイトは空きエリアとなる。本発明は、
この空きエリアを使用頻度の多い熟語および文のジェネ
レータとして使用するものである。
第１図は１本発明の一実施例を示すビットマツプ表示制
御システムの概略構成ブロック図である。
御システムの概略構成ブロック図である。
これは、第２図に示す従来のビットマツプ制御システム
のビットマツプメモリ３（ここでは３′としている）内
の空きエリアに使用頻度の多い熟語および文のジェネレ
ータを設は点が従来と異なる。
のビットマツプメモリ３（ここでは３′としている）内
の空きエリアに使用頻度の多い熟語および文のジェネレ
ータを設は点が従来と異なる。
その他は従来と同じなので説明を省略している点は前述
の従来技術を参照されたい。
の従来技術を参照されたい。
このビットマツプ表示制御システムは、ＣＰＵ１、シス
テムメモリ２１本発明の主要部をなす空きエリアを熟語
および文のジェネレータとして使用しているビットマツ
プメモリ３’ 、ＣＲＴコントローラ４．パラレル−シ
リアル変換器５．ＣＲＴディスプレイ６、キャラクタジ
ェネレータ７゜システムバス８から構成されている。
テムメモリ２１本発明の主要部をなす空きエリアを熟語
および文のジェネレータとして使用しているビットマツ
プメモリ３’ 、ＣＲＴコントローラ４．パラレル−シ
リアル変換器５．ＣＲＴディスプレイ６、キャラクタジ
ェネレータ７゜システムバス８から構成されている。
ＣＰＵＩは、システムメモリ２に格納されているプログ
ラムに従って１表示すべき文字、グラフ。
ラムに従って１表示すべき文字、グラフ。
画像等をビットマツプメモリ３′に展開する。このとき
１文字パターンは、キャラクタジェネレータ７から逐次
読出され、システムバス８を経由してビットマツプメモ
リ３′に書込まれる。ただし。
１文字パターンは、キャラクタジェネレータ７から逐次
読出され、システムバス８を経由してビットマツプメモ
リ３′に書込まれる。ただし。
使用頻度の多い熟語および文、例えばオペレータに対す
るメツセージ等は、キャラクタジェネレータ７をアクセ
スしないで、その対応コードがＣＲＴコントローラ４に
与えられる。ＣＲＴコントローラ４は、そのコードに対
応した熟語および文を、同時にＣＰＵＩから与えられた
ビットマツプメモリ３′上のアドレスに展開する。上記
ビットマツ明Ａ累ＩＳのｔ了”Ｅ：’（１’シ吉（こ変
更なし）ブ表示例の場合、１６Ｘ１６ドツトの文字パタ
ーンの場合は４０９６文字、３２Ｘ３２ドツトの文字パ
ターンの場合は１０２４文字がビットマツプメモリ３′
の空きエリアに格納できるので、その空きエリアは熟語
および文のジェネレータとして十分な記憶容量を有する
。
るメツセージ等は、キャラクタジェネレータ７をアクセ
スしないで、その対応コードがＣＲＴコントローラ４に
与えられる。ＣＲＴコントローラ４は、そのコードに対
応した熟語および文を、同時にＣＰＵＩから与えられた
ビットマツプメモリ３′上のアドレスに展開する。上記
ビットマツ明Ａ累ＩＳのｔ了”Ｅ：’（１’シ吉（こ変
更なし）ブ表示例の場合、１６Ｘ１６ドツトの文字パタ
ーンの場合は４０９６文字、３２Ｘ３２ドツトの文字パ
ターンの場合は１０２４文字がビットマツプメモリ３′
の空きエリアに格納できるので、その空きエリアは熟語
および文のジェネレータとして十分な記憶容量を有する
。
このようにして、本実施例によれば従来のように熟語お
よび文を逐次、キャラクタジェネレータ（ＣＧ）７から
システムバス８を経由してビットマツプメモリ３′に書
込む必要がないので１表示処理速度およびシステム全体
の処理速度が向上する。
よび文を逐次、キャラクタジェネレータ（ＣＧ）７から
システムバス８を経由してビットマツプメモリ３′に書
込む必要がないので１表示処理速度およびシステム全体
の処理速度が向上する。
効 果
以上説明したように１本発明によれば、ビットマツプ表
示制御システムにおいて、システムバスの使用効率を向
上でき、かつ、システム全体の処理速度を向上できる。
示制御システムにおいて、システムバスの使用効率を向
上でき、かつ、システム全体の処理速度を向上できる。
第１図は本発明の一実施例を示すビットマツプ表示制御
システムの概略構成ブロック図、第２図は従来のビット
マツプ表示制御システムの概略構成ブロック図である。 １：ＣＰＵ、ｌシステムメモリ、３．３’ ：ビット
マップメモリ、４：ＣＲＴコントローラ、５：パラレル
−シリアル変換器、６：ＣＲＴディスプレイ、７：キャ
ラクタジェネレータ、８ニジステムバス。 第 １ 図 第 ２ 図 手続補正書（方式） 昭和 ６へ ７月 ２２日
システムの概略構成ブロック図、第２図は従来のビット
マツプ表示制御システムの概略構成ブロック図である。 １：ＣＰＵ、ｌシステムメモリ、３．３’ ：ビット
マップメモリ、４：ＣＲＴコントローラ、５：パラレル
−シリアル変換器、６：ＣＲＴディスプレイ、７：キャ
ラクタジェネレータ、８ニジステムバス。 第 １ 図 第 ２ 図 手続補正書（方式） 昭和 ６へ ７月 ２２日
Claims (1)
- （１）キャラクタパターンジェネレータから発生される
文字パターンのビットマップ表示を制御するビットマッ
プ表示制御システムにおいて、該ビットマップ表示のた
めのフレームバッファメモリとして実装されるメモリの
空きエリアを、使用頻度の多い熟語およ文のジェネレー
タとして使用することを特徴とするビットマップ表示制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041725A JPS61200581A (ja) | 1985-03-01 | 1985-03-01 | ビツトマツプ表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041725A JPS61200581A (ja) | 1985-03-01 | 1985-03-01 | ビツトマツプ表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61200581A true JPS61200581A (ja) | 1986-09-05 |
Family
ID=12616394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60041725A Pending JPS61200581A (ja) | 1985-03-01 | 1985-03-01 | ビツトマツプ表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61200581A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7537507B2 (en) | 2002-09-13 | 2009-05-26 | Mattel, Inc. | High-volume inserts for flexible dolls |
-
1985
- 1985-03-01 JP JP60041725A patent/JPS61200581A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7537507B2 (en) | 2002-09-13 | 2009-05-26 | Mattel, Inc. | High-volume inserts for flexible dolls |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61200581A (ja) | ビツトマツプ表示制御方式 | |
| JPS61200580A (ja) | ビツトマツプ表示制御方式 | |
| JPS6329289B2 (ja) | ||
| JPS59143194A (ja) | 画像表示装置 | |
| JPS5836782B2 (ja) | ヒヨウジヨウメモリノ ジブンカツリヨウホウ | |
| JPS6327713B2 (ja) | ||
| JP2803485B2 (ja) | 文字列描画方法 | |
| JPS58200288A (ja) | 表示装置 | |
| JPS62191883A (ja) | 文字表示制御装置 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPS6350705Y2 (ja) | ||
| JPS6032088A (ja) | Ｃｒｔ表示端末装置 | |
| JPS61160791A (ja) | 表示装置 | |
| JPS592074A (ja) | 画像メモリへの文字書込み方式 | |
| JPS58205186A (ja) | 表示装置 | |
| JPS58115481A (ja) | 図形発生装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS5915287A (ja) | 表示装置 | |
| JPS59119389A (ja) | 図形表示装置 | |
| JPH05108053A (ja) | 文字表示装置 | |
| JPH023099A (ja) | 表示装置 | |
| JPS58187987A (ja) | 文字図形表示装置 | |
| JPH03246596A (ja) | ビットマップディスプレイ制御装置 | |
| JPH0659652A (ja) | 表示制御装置 | |
| JPH0553548A (ja) | デイスプレイ制御装置 |