JPS61200580A - ビツトマツプ表示制御方式 - Google Patents
ビツトマツプ表示制御方式Info
- Publication number
- JPS61200580A JPS61200580A JP60041724A JP4172485A JPS61200580A JP S61200580 A JPS61200580 A JP S61200580A JP 60041724 A JP60041724 A JP 60041724A JP 4172485 A JP4172485 A JP 4172485A JP S61200580 A JPS61200580 A JP S61200580A
- Authority
- JP
- Japan
- Prior art keywords
- display control
- bitmap
- control system
- memory
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ビットマツプ表示制御方式に関し、特にＣＲ
Ｔディスプレイを用いたビットマツプ表示処理の高速化
に好適なビットマツプ表示制御方式に関するものである
。
Ｔディスプレイを用いたビットマツプ表示処理の高速化
に好適なビットマツプ表示制御方式に関するものである
。
従来技術
従来のビットマツプ表示制御システムの概略構成ブロッ
ク図を第２図に示す、ＣＰＵＩはシステムメモリ２に格
納されているプログラムに従って表示すべき文字、グラ
フ、画像等をビットマツプメモリ３に展開する。このと
き、文字パターンは。
ク図を第２図に示す、ＣＰＵＩはシステムメモリ２に格
納されているプログラムに従って表示すべき文字、グラ
フ、画像等をビットマツプメモリ３に展開する。このと
き、文字パターンは。
キャラクタジェネレータ７から文字コードに対応して逐
次読出され、システムバス８を介してビットマツプメモ
リ３に展開される。展開されたビットマツプメモリ３の
データは、ＣＲＴコントローラ４により逐次パラレルデ
ータとして読出され。
次読出され、システムバス８を介してビットマツプメモ
リ３に展開される。展開されたビットマツプメモリ３の
データは、ＣＲＴコントローラ４により逐次パラレルデ
ータとして読出され。
パラレル−シリアル変換器５でシリアルデータに変換さ
れ、ＶＩＤＥＯ信号としてＣＲＴディスプレイ６に供給
される。また、ＣＲＴコントローラ４は、水平同期信号
（ＨＳＹＮＣ信号）と垂直同期信号（ＶＳ’ＹＮＣ信号
）を出力してＣＲＴディスプレイ６に表示される文字な
どの同期をとる。
れ、ＶＩＤＥＯ信号としてＣＲＴディスプレイ６に供給
される。また、ＣＲＴコントローラ４は、水平同期信号
（ＨＳＹＮＣ信号）と垂直同期信号（ＶＳ’ＹＮＣ信号
）を出力してＣＲＴディスプレイ６に表示される文字な
どの同期をとる。
このように従来のビットマツプ表示制御方式においては
１文字パターンはキャラクタジェネレータ７からシステ
ムバス８を経由してビットマツプメモリ３に書込まれる
ので、システムバス８の使用効率が低下すると共にキャ
ラクタジェネレータ７としてのメモリが必要となるとい
う問題があった。
１文字パターンはキャラクタジェネレータ７からシステ
ムバス８を経由してビットマツプメモリ３に書込まれる
ので、システムバス８の使用効率が低下すると共にキャ
ラクタジェネレータ７としてのメモリが必要となるとい
う問題があった。
目 的
本発明の目的は、このような従来の問題を解消し、ビッ
トマツプ表示制御システムにおいて、シテムの構成を簡
単にしてシステムバスの使用効率を向上させ、かつ、シ
ステム全体の処理速度の向上とコストダウンを図るビッ
トマツプ表示制御方式を提供することにある。
トマツプ表示制御システムにおいて、シテムの構成を簡
単にしてシステムバスの使用効率を向上させ、かつ、シ
ステム全体の処理速度の向上とコストダウンを図るビッ
トマツプ表示制御方式を提供することにある。
構成
上記目的を達成するために、本発明では、ビットマツプ
表示制御システムにおいて、ピッ１−マツプ表示のため
のフレームバッファメモリとして実装されるメモリの空
きエリアを、キャラクタジェネレータとして使用するこ
とに特徴がある。
表示制御システムにおいて、ピッ１−マツプ表示のため
のフレームバッファメモリとして実装されるメモリの空
きエリアを、キャラクタジェネレータとして使用するこ
とに特徴がある。
以下、本発明の構成を実施例により説明する。
一般に、高解像度ビットマツプ表示において、表示デー
タは複数ビットのパラレルデータとして逐次、読出され
る。例えば、水平方向１５３６ドツト、垂直方向２０４
８ドツトの表示をインターレースラスクスキャン方式で
ＣＲＴディスプレイに表示する場合１表示データは６４
ビツトパラレルに逐次読出される。このとき、必要にな
るビットマツプメモリ容重は３９３２１６バイトである
が、実際に実装される記憶素子は６４ＫＸ１ビツトのダ
イナミックメモリ６４個となり、実装記憶容量は５２４
２８８バイトとなる。このうち実際の表示に使用される
容量は前記の如＜３９３２１６バイトなので、１３１０
７２バイトは空きエリアとなる。本発明は、この空きエ
リアをキャラクタジェネレータ（ＣＧ）として使用する
ものである。
タは複数ビットのパラレルデータとして逐次、読出され
る。例えば、水平方向１５３６ドツト、垂直方向２０４
８ドツトの表示をインターレースラスクスキャン方式で
ＣＲＴディスプレイに表示する場合１表示データは６４
ビツトパラレルに逐次読出される。このとき、必要にな
るビットマツプメモリ容重は３９３２１６バイトである
が、実際に実装される記憶素子は６４ＫＸ１ビツトのダ
イナミックメモリ６４個となり、実装記憶容量は５２４
２８８バイトとなる。このうち実際の表示に使用される
容量は前記の如＜３９３２１６バイトなので、１３１０
７２バイトは空きエリアとなる。本発明は、この空きエ
リアをキャラクタジェネレータ（ＣＧ）として使用する
ものである。
第１図は、本発明の一実施例を示すビットマツプ表示制
御システムの概略構成ブロック図である。
御システムの概略構成ブロック図である。
これは、第２図に示す従来のビットマツプ制御システム
のキャラクタジェネレータ７をビットマツプメモリ３（
ここでは３′としている）内の空きエリアに設けた点が
従来と異なる。他は従来と同様な構成であるので説明を
省略している点は前述の従来技術を参照されたい。
のキャラクタジェネレータ７をビットマツプメモリ３（
ここでは３′としている）内の空きエリアに設けた点が
従来と異なる。他は従来と同様な構成であるので説明を
省略している点は前述の従来技術を参照されたい。
このビットマツプ表示制御システムは、ＣＰＵ１、シス
テムメモリ２１本発明の主要部をなす空きエリアをＣＧ
として使用しているビットマツプメモリ３’ 、ＣＲＴ
コントローラ４、パラレル−シリアル変換器５、ＣＲＴ
ディスプレイ６、システムバス８から構成されている。
テムメモリ２１本発明の主要部をなす空きエリアをＣＧ
として使用しているビットマツプメモリ３’ 、ＣＲＴ
コントローラ４、パラレル−シリアル変換器５、ＣＲＴ
ディスプレイ６、システムバス８から構成されている。
ＣＰＵＩは、システムメモリ２に格納されているプログ
ラムに従って１表示すべき文字、グラフ、画像等をビッ
トマツプメモリ３″に展開する。この時、文字コード情
報はＣＲＴコントローラ４に与えら九、ＣＲＴコントロ
ーラ４によりビットマツプメモリ３′の空きエリアに格
納されているキャラクタジェネレータ（ＣＧ）から対応
する文字パターンをビットマツプメモリ３′上に展開す
る。上記ビットマツプ表示例の場合、１６Ｘ１６ドツト
の文字パターンの場合は４０９６文字、３２Ｘ３２ドツ
トの文字パターンの場合は１０２４文字がビットマツプ
メモリ３′の空きエリアに格納できるので、その空きエ
リアはキャラクタジェネレータ（ＣＧ）として十分な記
憶容量を有する。
ラムに従って１表示すべき文字、グラフ、画像等をビッ
トマツプメモリ３″に展開する。この時、文字コード情
報はＣＲＴコントローラ４に与えら九、ＣＲＴコントロ
ーラ４によりビットマツプメモリ３′の空きエリアに格
納されているキャラクタジェネレータ（ＣＧ）から対応
する文字パターンをビットマツプメモリ３′上に展開す
る。上記ビットマツプ表示例の場合、１６Ｘ１６ドツト
の文字パターンの場合は４０９６文字、３２Ｘ３２ドツ
トの文字パターンの場合は１０２４文字がビットマツプ
メモリ３′の空きエリアに格納できるので、その空きエ
リアはキャラクタジェネレータ（ＣＧ）として十分な記
憶容量を有する。
このようにして、本実施例によれば、従来のように文字
パターンを逐次キャラクタジェネレータ（ＣＧ）７から
システムバス８を経由してビットマツプメモリ３′に書
込む必要がないので、表示処理明細吉の浄書（内容に変
更なし） 速度およびシステム全体の処理速度が向上するとともに
、キャラクタジェネレータＣＧとしてのメモリが不要と
なるのでコストダウンを図れる。
パターンを逐次キャラクタジェネレータ（ＣＧ）７から
システムバス８を経由してビットマツプメモリ３′に書
込む必要がないので、表示処理明細吉の浄書（内容に変
更なし） 速度およびシステム全体の処理速度が向上するとともに
、キャラクタジェネレータＣＧとしてのメモリが不要と
なるのでコストダウンを図れる。
効 果
以上説明したように１本発明によれば、ビットマツプ表
示制御システムにおいて、システムの構成が簡単になり
、システムバスの使用効率を向上でき、システム全体の
処理速度の向上とコストダウンが図れる。
示制御システムにおいて、システムの構成が簡単になり
、システムバスの使用効率を向上でき、システム全体の
処理速度の向上とコストダウンが図れる。
第１図は本発明の一実施例を示すビットマツプ表示制御
システムの概要構成ブロック図、第２図は従来のビット
マツプ表示制御方式を説明するための図である。 １：Ｃ：ＰＵ、２ニジステムメモリ、３．３’ ：ビ
ットマップメモリ、４：ＣＲＴコントローラ、５：パラ
レル−シリアル変換器、６：ＣＲＴディスプレイ、７：
キャラクタジェネレータ、８ニジステムバス。
システムの概要構成ブロック図、第２図は従来のビット
マツプ表示制御方式を説明するための図である。 １：Ｃ：ＰＵ、２ニジステムメモリ、３．３’ ：ビ
ットマップメモリ、４：ＣＲＴコントローラ、５：パラ
レル−シリアル変換器、６：ＣＲＴディスプレイ、７：
キャラクタジェネレータ、８ニジステムバス。
Claims (1)
- （１）ビットマップ表示制御システムにおいて、ビット
マップ表示のためのフレームバッファメモリとして実装
されるメモリの空きエリアを、キャラクタジェネレータ
として使用することを特徴とするビットマップ表示制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041724A JPS61200580A (ja) | 1985-03-01 | 1985-03-01 | ビツトマツプ表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041724A JPS61200580A (ja) | 1985-03-01 | 1985-03-01 | ビツトマツプ表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61200580A true JPS61200580A (ja) | 1986-09-05 |
Family
ID=12616365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60041724A Pending JPS61200580A (ja) | 1985-03-01 | 1985-03-01 | ビツトマツプ表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61200580A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262390A (ja) * | 1985-09-13 | 1987-03-19 | 株式会社日立製作所 | グラフイツク表示装置 |
| JPH024288A (ja) * | 1988-06-22 | 1990-01-09 | Fuji Xerox Co Ltd | イメージ処理装置及びそのフォントファイル管理方法 |
| JPH04234086A (ja) * | 1990-07-23 | 1992-08-21 | Bull Sa | 情報表示のためのデータ入出力装置及び該データ入出力装置を使用する方法 |
-
1985
- 1985-03-01 JP JP60041724A patent/JPS61200580A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262390A (ja) * | 1985-09-13 | 1987-03-19 | 株式会社日立製作所 | グラフイツク表示装置 |
| JPH024288A (ja) * | 1988-06-22 | 1990-01-09 | Fuji Xerox Co Ltd | イメージ処理装置及びそのフォントファイル管理方法 |
| JPH04234086A (ja) * | 1990-07-23 | 1992-08-21 | Bull Sa | 情報表示のためのデータ入出力装置及び該データ入出力装置を使用する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5454076A (en) | Method and apparatus for simultaneously minimizing storage and maximizing total memory bandwidth for a repeating pattern | |
| JPS6330632B2 (ja) | ||
| US4924432A (en) | Display information processing apparatus | |
| JPS61200580A (ja) | ビツトマツプ表示制御方式 | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JPS61200581A (ja) | ビツトマツプ表示制御方式 | |
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPS6032088A (ja) | Ｃｒｔ表示端末装置 | |
| JPS59143194A (ja) | 画像表示装置 | |
| JPS59119389A (ja) | 図形表示装置 | |
| JPS58200288A (ja) | 表示装置 | |
| JPH023099A (ja) | 表示装置 | |
| JPS6032090A (ja) | Ｃｒｔ表示端末装置 | |
| JPS6055388A (ja) | 文字図形表示装置 | |
| JPS5964890A (ja) | 表示制御方式 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPH03246596A (ja) | ビットマップディスプレイ制御装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH036510B2 (ja) | ||
| JPS63285590A (ja) | 領域内図形描画装置 | |
| JPH05234370A (ja) | 画像メモリのデータ転送方法 | |
| JPS62191883A (ja) | 文字表示制御装置 | |
| JPS58187987A (ja) | 文字図形表示装置 | |
| JPS63292377A (ja) | 横線ベクトルの高速描画方式 |