JPS61201372A

JPS61201372A - 画像処理装置

Info

Publication number: JPS61201372A
Application number: JP60041484A
Authority: JP
Inventors: Michitaka Honda; 道隆本田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-03-02
Filing date: 1985-03-02
Publication date: 1986-09-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明は不完全な原画像の修復や特徴部分の強調を行う
画像処理装置に関するものである。

［発明の技術的背景］画像処理技術において一枚め画像が得られるまでの過程
について考察すると、その撮影から表示までを行う機構
は種々あるが、その機構の不完全さによる画像の画質劣
化を修復する目的でフィルタ処理が実施される。さらに
は、人間の視覚が画像が訴えようとする情報を十分に捕
えられないことの欠点をできるだけ補うために個人的間
隔でフィルタ処理が行われることもある。

ところで、一枚の画像の構成要素を考えると、画像の有
する情報は多大であり、例えばその画像の周辺部と中心
部とでは異なった被写体が同居するようなことも多い。

さらには、撮像機器が周辺部と中心部とで異なる周波数
特性を有することもあり、特に医用ＴＶ装置等にこのよ
うな例をみることができる。

従来、画像処理技術における有効な手段として原画像対
し空間フィルタをかけてその画像自体の周波数特性を改
善し原画像から得られる情報の向上を図っていたが、原
画像を得るための撮像機器や原画像の性格によっては空
間的に定常なフィルタ処理だけでは十分な画像修復にな
らず、原画像に対しその性格に応じた空間的に非定常な
フィルタ処理を高速で行い十分な画像修復や特徴部分の
抽出が行われることが望まれていた。

［背景技術の問題点］ここで、従来における定常フィルタ（Ｓｐａｃｅ　ｒｎ
ｖａｒｉａｎｔ　Ｆｉｌｔｅｒ）を用いた画像処理技術
について第４図を参照して説明する。

同図は、画像を各ピクセル毎に記憶しているメモリ１１
に対し、例えばピクセルＡ及びピクセルＢに全く同じ形
のフィルタ係数を有するローパスフィルタをかけた例を
示すものである。

しかし、このようなフィルタ処理では各ピクセルに対し
同様なフィルタ処理しかできず、第４図に示す例ではピ
クセルＡとピクセルＢとは空間的に離れているため本来
画像修復や強調を異ならせるべき場合も現実にはあり得
るが、この場合には同形の処理しかできないことになる
。

［発明の目的］本発明は上記事情に鑑みて成されたものであり、原画像
に対し空間的に非定常なフィルタ・（以下［非定常フィ
ルタＪ　（Ｓｐａｃｅ　Ｖａｒｉａｎｔ　Ｆｉｌｔｅｒ
）ともいう）を用いた画像処理を行い、原画像の性格に
応じた修復や特徴部分の強調を実現できる画像処理装置
を提供することを目的とするものである。

［発明の概要］上記目的を達成するための本発明の概要は、フィルタ処
理すべき原画像を格納する記憶手段と、複数の非定常フ
ィルタ係数を格納する非定常フィルタ部と、前記記憶手
段及び非定常フィルタ部に所定のアドレス系統を与える
基準信号発生回路と、前記原画像の各ピクセルに対し順
次異なる非定常フィルタ係数を乗算する演算手段と、原
画像の１フレーム毎に演算手段の出力をアキュームレー
トするアキュームレータとを有し、原画像に対し非定常
フィルタ係数によるフィルタ処理を施すことを特徴とす
るものである。

［発明の実施例］以下に本発明の詳細な説明する。まず、本発明の基本原
理となる非定常フィルタについて説明すると、一つの２
次元画像メモリに格納されている原画像のアドレスｉ、
ｊ　（ｉは水平アドレス。

ｊは垂直アドレスであり、例えば５１２Ｘ５１２ピクセ
ルの画像であれば、ｉ＝Ｑ〜５１１．　ｊ−０〜５１１
である。）を考え１ピクセル分をＤ　（ｔ。

ｊ）で表すものとする。

もし、定常フイメルタであれば一定のフィルタＧｏ　（
ｋ、　ｊ！　）を与えたとき、原画像にフィルタ処理を
施した後の画素−Ｄ（ｉ、ｊ）は下記（１）式で表すこ
とができる。

・・・（１）ここで、−に≦に≦に、−Ｌ＜Ｊ≦Ｌとすれば、２に＋
１．２１＋１はフィルタＣｏ　（ｋ、　Ｊりの大きさを
与えることになる。また、ｉ−ｋ　、　ｊ−Ｊは変換ア
ドレスを表わす。

次に、非定常フィルタを同様に表現すれば、この場合の
フィルタ処理後の画素Ｄ（ｉ、ｊ）は下記（２１・・・
（ａ２ピここで、ｄに、ｉ　（ｉ、　ｊ）−Ｃｉ、ｊ（ｋ、ｊ！
　）　ＸＤ　（ｉ−に、　ｊ−ｊ！　）　　・・・（３
）と表すことができる。

ここで、ｋ、ｌは係数であり、ｋ、１の組み合せの全て
に対する２次元の非定常フィルタを構成する２次元画像
メモリ群を考える。

例えば、ｋ＝−に、ｆ＝−ＬのときＣｉ、Ｈ−Ｋ　。

−Ｌ）のフィルタ係数が第１の２次元画像メモリに入り
、ｋ−−に＋１．Ｊ　＝−ＬのときＣｉ、ｊ（−に＋１
．−Ｌ）のフィルタ係数が第２の２次元画像メモリに入
るという様にする。

すると、−に≦に≦に、　−Ｌ≦１≦Ｌであれば、２次
元画像メモリの必要枚数ＮはＮ＝　（２に＋１　）Ｘ（
２Ｌ＋１）となる。

このようになＮ枚の２次元画像メモリに、それぞれに、
１の組み合せの全てに対する非定常のフィルタ係数を格
納した非定常フィルタを用いて原画像にフィルタ処理を
施せば、原画像の性格に応じた修復や特徴部分の強調を
確実に実現できる。

次に、上記原理を実現するための実施例装置について第
１図を参照して説明する。

同図に示す装置は、１系統のアドレス信号ａｄ。

アドレスバイアス値及び選択信号Ｓを発生する基準信号
発生回路１と、前記アドレス信号ａｄ及び選択信号Ｓに
より制御され、かつ、アドレスバイアス値を入力してフ
ィルタ処理を施すべき原画像を格納した記憶手段である
２次元画像メモリ（アドレスをｉ、ｊで表すものとする
）２と、それぞれ前記２次元画像メモリ２と同一の大き
ざを有し、かつ、それぞれ異なる係数マトリクスＣ１゜
ｊ（−に、−Ｌ）、Ｃｉ、ｊ（−に＋１．−Ｌ）、・・
・・・・。

Ｃｉ、ｊ（Ｋ、Ｌ）が書き込まれて前記アドレス信号に
より制御される第１〜第Ｎの２次元画像メモリ３Ａ、３
Ｂ、・・・、３Ｎと前記選択信号Ｓにより制御され第１
〜第Ｎの２次元画像メモリ３Ａ、３Ｂ。

・・・、３Ｎからそれぞれの係数マトリクスを選択的に
呼び出しこれを送出するセレクタ５とからなる非定常フ
ィルタ部８と、２次元画像メモリ２からの原画像の画素
とセレクタ８からの係数マトリクスとの乗算を実施する
演算手段である乗算器６と、前記アドレス信号ａｄによ
り制御される演算結果格納メモリ４と前記乗算器６の出
力及び演算結果格納メモリ４の出力を１ピクセル単位で
加算しこの加算結果を再び演算結果格納メモリ４に送出
する加算器６とからなるアキュームレータ９とを有して
構成されている。

次に上記実施例装置の作用を説明する。２次元画像メモ
リ２は、基準信号発生回路７からのアドレス信号ａｄ及
び選択信号Ｓにより制御され、あるアドレスｉ、ｊにア
ドレスバイアス値が加えられた変換アドレス（ｉ−に、
　ｊ−ｊ！　）における画素Ｄ（ｉ　−に、　ｊ−、ｅ
　）の値を乗算器６の一方の入力信号として送出する。

同時に、セレクタ５は選択信号Ｓをうけて前記アドレス
信号ａｄにより制御される第１〜第Ｎの２次元画像メモ
リ３Ａ〜３Ｎの出力のうちいずれか一つの係数マトリク
スの値を選択しこれを乗算器６の他方の入力信号として
乗算器６へ転送する。

この結果、乗算器６は画素ｏ　（ｒ−に、　ｊ−ｉ　＞
に係数マトリクスＣｉ、ｊ（ｋ、　ｊ！　）を乗じる演
算を実行する。つまり、前記（３）式による演算を実行
する。

このようにして、乗算器６は各画素Ｄ（ｉ、ｊり各々に
順次係数に、１の全ての組み合せの係数マトリクスＣｉ
、ｊ（ｋ、　ｆｌ　）を乗算し、これらの乗算結果をア
キュームレータ９の加算器７へ送出する。

加算器７は、原画像の１フレーム毎に前記（４）式に基
く演算を実行する。すなわち、係数に、ｊ！の値が１回
変化する毎に乗算器６による乗算結果と加算器７による
加算結果を格納している演算結果格納メモリ４の出力と
を１ピクセル単位で加算しこの結果を再び演算結果格納
メモリ４に格納する。

係数に、１の全ての組み合せについて加算器７による加
算が行われ。この結果演算結果格納メモリ４には前記（
４）式のＤ（ｉ、ｊ）が格納されることになり、この装
置による演算が終了する。

このようにして、第２図に示すように原画像のピクセル
Ａに対しては同図に示すような係数マトリクスＣ＾が、
ピクセルＢに対しては係数マトリクスＣＢが乗算される
ことになり、ピクセルＡとピクセルＢとでは貸なる修復
１強調が可能となる。

第３図は本発明の他の実施例装置を示すもので第１図に
示す装置と同一の機能を有するものには同一の符号を付
し、その詳細な説明は省略する。

同図に示す装置が第１図に示すものと相違する点は、非
定常フィルタ部８を係数信号発生器８Ａにより構成した
ことである。

この係数信号発生器８Ａは、ある係数に、ｊ！をパラメ
ータとしアドレスｉ、ｊを変数とするものであり、前記
フィルタ係数Ｃｉ、ｊ（ｋ、　１２　）において、ある
一つの係数に、１のセットにつきＣｉ　、ｊがＣｉ　、
ｊ−ｆ　（ｊ、　ｊ）のようにｉ、ｊに関する一つの代
数開数で与えられるようにしたものである。

この場合には、ある係数に、１のセットがそれぞれ前記
各係数マトリクスＣｉ、ｊ（ｋ、　ｊ！　）に相当する
ことになるため、第１〜第Ｎの２次元画像メモリ３Ａ〜
３Ｎ及びセレクタ５と同等の機能を発揮し得るのである
。

本発明は上述した実施例に限定されるものではなく、そ
の要旨の範囲内で種々の変形が可能である。

例えば、第１図に示す装置において、アドレス信号ａｄ
及びアドレスバイアス値により２次元画像メモリ２にお
けるアドレスｉ、ｊを変換アドレスｉ−に、ｊ−１に転
換するようにしているが、基準信号発生回路１か５２系
統のアドレス信号、すなわち、アドレスｉ、ｊを与える
アドレス信号と、変換アドレスｉ−に、ｊ−ｚを与える
アドレス信号を別々に発生させ、前者を非定常フィルタ
部の各２次元画像メモリ及び演算結果格納メモリへ、後
者を２次画像メモリへそれぞれ与えるようにしても同様
に実施できる。

［発明の効果］以上詳述した本発明によれば、原画像の場所。

特徴に応じた非定常なフィルタ処理を実現でき、その性
格に応じた画像の修復１強調を行って有用な情報を確実
に得ることのできる画像処理装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の実施例装置の構成を示すブロック図、
第２図は同装置における非定常フィルタ処理の概要を示
す説明図、第３図は本発明の別の実施例装置の構成を示
すブロック図、第４図は従来の定常フィルタ処理の概要
を示す説明図である。１・・・基準信号発生回路、２・・・２次元画像メモリ
、６・・・乗算器、８・・・非定常フィルタ部、９・・
・アキュームレータ。

Claims

【特許請求の範囲】

（１）フィルタ処理すべき原画像を格納する記憶手段と
、複数の非定常フィルタ係数を格納する非定常フィルタ
部と、前記記憶手段及び非定常フィルタ部に所定のアド
レス系統を与える基準信号発生回路と、前記原画像の各
ピクセルに対し順次異なる非定常フィルタ係数を乗算す
る演算手段と、原画像の１フレーム毎に演算手段の出力
をアキュームレートするアキュームレータとを有し、原
画像に対し非定常フィルタ係数によるフィルタ処理を施
すことを特徴とする画像処理装置。
（２）前記非定常フィルタ部は、非定常な係数を発生す
る係数信号発生器である特許請求の範囲第１項記載の画
像処理装置。
（３）前記基準信号発生回路は、１系統のアドレス信号
及びアドレスバイアス値を発生するとともに、前記記憶
手段は前記アドレス信号及びアドレスバイアス値を基に
新たなアドレスを作成し原画像の新たなアドレスのピク
セルの値を送出する特許請求の範囲第１項記載の画像処
理装置。
（４）前記基準信号発生回路は、記憶手段及び非定常フ
ィルタ部に相対的に異なる２系統のアドレス系統を与え
るように構成された特許請求範囲第１項記載の画像処理
装置。