JPS61201414A - シリコン単結晶層の製造方法 - Google Patents

シリコン単結晶層の製造方法

Info

Publication number
JPS61201414A
JPS61201414A JP60040323A JP4032385A JPS61201414A JP S61201414 A JPS61201414 A JP S61201414A JP 60040323 A JP60040323 A JP 60040323A JP 4032385 A JP4032385 A JP 4032385A JP S61201414 A JPS61201414 A JP S61201414A
Authority
JP
Japan
Prior art keywords
film
silicon
single crystal
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60040323A
Other languages
English (en)
Other versions
JPH0334847B2 (ja
Inventor
Tomoyasu Inoue
井上　知泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60040323A priority Critical patent/JPS61201414A/ja
Publication of JPS61201414A publication Critical patent/JPS61201414A/ja
Publication of JPH0334847B2 publication Critical patent/JPH0334847B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3258—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体単結晶層の製造方法に係わり、特に絶
縁膜上にシリコンの単結晶層を形成する半導体単結晶層
の製造方法に関する。
（発明の技術的背景とその問題点） 近年、半導体工業の分野では、電子ビームやレーザビー
ムによるアニールで絶縁膜上にシリコン単結晶層を形成
する、所謂Ｓ　ＯＩ　（Ｓ　１ｌｉｃｏｎ　ｏｎｌ　ｎ
５ｕｌａｔｏｒ）技術の研究開発が盛んに行われている
。また、Ｓｏｌ技術を利用して素子を３次元的に形成す
る、所！ｉ！１３次元ＩＣの開発も進められている。
絶縁股上にシリコン単結晶層を形成する技術の一つとし
て従来、第４図に示すような方法が提案されている。こ
の方法では、シリコン基板４１上に開孔部４３を持つ絶
縁膜４２を形成し、続いて多結晶若しくは非晶質のシリ
コンＩｔ！４４を全面に形成する。次いで、これを電子
ビーム或いはレーザビームで順次溶融・固化していくこ
とによって、ビーム照射された部分を単結晶化する。こ
の場合、開孔部４３ではシリコン膜４４がシリコン基板
４１と直接接触しているので、基板４１から縦方向及び
それに続いて横方向にエピタキシャル成長が進行し、接
触部分の方位情報が絶縁ｌｌ１４２上に成長する単結晶
層に与えられる。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、シリコンと絶縁膜例えばシリコン酸化
層との熱伝導度を比較すると、シリコンの熱伝導性の方
が遥かに良好である。この熱伝導度の違いにより、開孔
部４３上と絶縁１１４２上とで熱抵抗が異なり、シード
部（開孔部）の熱抵抗の方が小さくなる。これは、前記
第４図にも示す如く、シード部における熱拡散が絶縁膜
４２上のそれより大きくなるからである。このため、絶
縁膜４２上のシリコンを溶融するのに適切なエネルギー
では、シード部のシリコンが溶融しない場合がある。ま
た、シード部を適切に溶融させるエネルギーでは、絶縁
膜４２上のシリコンが過度に加熱され蒸発してしまう虞
れがある。このように、シード部と絶縁膜上の半導体部
分を共に適切に溶融させることは困難であった。
一方、上記の問題を解決する手法として最近、半導体膜
の上部に高融点金属層を配置させて２次元面内の熱拡散
を促進させる方法、或いは半導体膜の上部にＳｉＯ２，
８ｉ３Ｎ＋等の保護絶縁膜を被着させて絶縁膜上の半導
体膜が過度に加熱された時の蒸発を抑制する方法等が試
みられている。
しかしながら、上記の方法にあっても半導体膜を一様に
溶融・再凝固させ、清らかな表面形状を得ると共に、大
面積の単結晶層を得ることは困難であった。
〔発明の目的〕
本発明の目的は、絶縁膜上とシード部上との熱抵抗の違
いに起因する問題を解決し、横方向シーディングエピタ
キシャル成長を容易に行うことができ、絶縁膜上に大面
積の単結晶層を形成し得る半導体単結晶層の製造方法を
提供することにある。
〔発明の概要〕
本発明の骨子は、シード部の半導体膜の融点を下げるこ
とにより、シード部と絶縁膜上とで温度差が生じても両
者の半導体膜の溶融を適切に行うことにある。
即ち本発明は、絶縁膜上に半導体単結晶層を形成する半
導体単結晶の製造方法において、半導体基板上に一部開
孔部を有する絶縁膜を形成したのち、上記開孔部及び絶
縁膜上に半導体膜を堆積し、さらに前記開孔部の半導体
膜の上及び下の少なくとも一方に該半導体膜より融点の
低い物質層を形成し、しかるのち前記半導体膜を帯溶融
して単結晶化するようにした方法である。
〔発明の効果〕
本発明によれば、シード部に半導体膜より融点の低い°
物質層を設けることにより、シード部の半導体膜の融点
を低下させることができるので、シード部が絶縁膜上よ
りも低い温度であっても、この部分の半導体膜を絶縁膜
上のそれと同様に溶融させることができる。即ち、シー
ド部及び絶縁膜上の半導体膜を共に適切に溶融させるこ
とができる。このため、シード部及び絶縁膜上の半導体
膜を連続的に清らかに溶融・再凝固させることができる
。特に、シード部の溶融を容易に行うことができ、そこ
から絶縁膜上の半導体膜への横方向エピタキシャル成長
が円滑に行えるようになる。この効果は、絶縁膜の厚み
が大きい場合（例えば１μｍ以上）で特に顕著であり、
従来技術の限界（約１．３μｍ程度）以上の絶縁膜の厚
みにおいても単結晶化が容易となる。また、この効果に
より、結晶粒界の発生を抑制することができ、単結晶層
の大面積形成とその結晶品質の向上が実現できる。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例方法に係わる
シリコン単結晶層製造工程を示す断面口である。まず、
第１図（ａ）に示す如く面方位（１００）の単結晶シリ
コン基板（半導体基板）１１上にＣＶＤ法により厚さ１
．５　［μｍｌの５ｉ０２）！１２を堆積し、通常のフ
ォトエツチング法により幅２［μｍ］のシード部とすべ
き部分を除去して開孔部１３を形成した。
次いで、シリコン基板１１の露出部表面の自然酸化膜を
及び汚染物質を除去するために、Ｈ２ＳＯ４＋Ｈ２Ｏ２
混合液及び純水で希釈したＨＦ溶液中で該基板１１を洗
浄し、乾燥させた。
その後、直ちにＳ　ｉ　Ｈ４の熱分解を用いたＣＶＤ法
により、第１図（ｂ）に示す如く全面に厚さ■ ０．６Ｃμｍ〕の多結晶シリコン膜（半導体層）１４を
堆積した。
次いで、真空蒸着法により、第１図（Ｃ）に示す如くゲ
ルマニウムＭ（物質層）１５を厚さ０．４［μ７ＦＬ］
堆積し、フォトエツチング法により、開孔部１３上のゲ
ルマニウム層１５を残し、他の部分のゲルマニウム層を
除去した。続いて、第１図１）に示す如く、表面保ＩＩ
膜として厚さ０．２　［μｍ］のＳｉＯ２膜１６をＣＶ
Ｄ法により堆積した。
以上の手順で製作した試料を走査型電子ビームアニール
により、表面半導体層を順次溶融・再凝固させて、横方
向エピタキシャル成長させた。電子ビームは３６［ＭＨ
ｚｌの正弦波により半値幅的１５０［μ７７Ｌ］のスポ
ットビームを一方向に高速偏向することにより長さ〜１
［μｍ］に疑似的に線状化したものを用いた。この線状
化ビームを線状方向と直角な方向に走査した。走査速度
は１００　［ｍ／ｓｅａ　］　、ビーム加速電圧ハ１０
［ＫｅＶ］　、ビーム電流は３．２　［ｍＡ］とした。
この結果、５００　［μｍ］角の８０１層（シリコン１
１１１４）全域が基板１１と同一方位の単結晶層となり
、亜結晶粒界は全く存在しないことが、選択エツチング
後の表面形状の観察により明らかになった。また、シー
ド部から５ｏｔｓへの遷移領域の表面形状はなだらかに
なっており、８０１層での表面平坦度も良好で、表面凹
凸は±１００ｒ人ｊであった。
ここで、前記ゲルマニウム層１５を設けたことによる効
果は、次のようにして説明される。即ち、ゲルマニウム
はシリコンよりも融点の低いものであるから、前記シリ
コン膜１４のアニールの際にシリコン膜１４とゲルマニ
ウム層１５とが反応し、該反応物の融点はシリコンのそ
れよりも低くなる。
つまり、開孔部１３のシリコン（実際にはシリコンとゲ
ルマニウムとの化合物）の融点が５ｉＱ２）１１２上の
シリコンの融点より低くなる。一方、開孔部１３と５ｔ
Ｏｚｌ！１２上とでは熱抵抗の違いにより、同一アニー
ル条件でも第２図に示す如（表面温度が異なり、開孔部
１３の方が低いものとなる。従って、このときの温度差
を前記融点の差で補償すれば、同一７ニ一ル条件であっ
ても、開孔部１３及び５ｔＯｚｌ！１２上のシリコンを
共に適正温度で溶融させることが可能となる。
また、開孔部１３上のゲルマニウム層１５の厚みにより
、シード部の融点は変化する。第３図はシリコン１１１
４の厚みを０．６［μｍ］としたときのゲルマニウム層
１５の厚みによる融点の変化を示したものである。この
データを利用して、Ｓｏ１層下部の表面温度差に見合っ
た融点低下量゛となるようにゲルマニウム層１５の厚さ
を制御することにより本発明の効果を最適に導くことが
できる。これを利用して２［μｍ１以上の厚みの絶縁層
に対しても、良好な単結晶膜を形成することができた。
かくして本実施例方法によれば、開孔部１３と５ｉＯｚ
膜１２上の熱抵抗の差に起因する問題を解決することが
でき、両者のシリコンを共に最適条件で溶融することが
できる。このため、ＳｉＯ２膜１２上に大面積で良質の
シリコン単結晶を作成することができる。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記シリコンの融点降下剤としてのゲ
ルマニウム層は必ずしもシリコン膜の上部に形成する必
要はなく、ゲルマニウム層を下層とし、バターニングし
た後にシリコン膜を形成するようにしてもよい。また、
ゲルマニウムの代りには、シリコンと固溶した場合に融
点の下がる物質であればよい。例えば、Ｓｎ、Ａｇ。
Ａｕ、Ｐｂ、Ｎ　ｉ、Ｃｕ、Ｆｅ、Ａｇ、Ｐｄ。
ｉｎ、３ｂ等や、これらの合金を用いることも可能であ
る。さらに、物質層の寸法は開孔部の寸法と同一である
必要はなく、開孔部の寸法より多少大きくても小さくて
もよい。また、電子ビームの代りに、レーザビームを用
いることもでき、さらにカーボンストリップヒータやラ
ンプ加熱等を利用したゾーンメルティング法に適用する
ことも可能である。また、絶縁膜上に形成する半導体膜
は多結晶シリコンに限るものではなく、非晶質シリコン
でもよく、さらに他の半導体膜の単結晶化に適用するこ
とも可能である。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施することができる。
【図面の簡単な説明】
第１図（ａ）〜ｌ）は本発明の一実施例方法に係わるシ
リコン単結晶層製造工程を示す断面図、第２図は開孔部
と絶縁膜上との表面温度差を示す模式図、第３図はゲル
マニウム層の膜厚に対する融点変化を示す特性図、第４
図は従来方法を説明するための断面図である。 １１・・・単結晶シリコン基板（半導体基板）、１２・
・・ＳｉＯ２膜（絶縁膜）、１３・・・開孔部、１４・
・・多結晶シリコン膜（半導体膜）、１５・・・ゲルマ
ニウム！！（物質！り、１６・・・ＳｉＯ２膜（保護絶
縁膜）。 出願人　工業技術院長　等々力　達 第２図 Ｓｏｌ肝　　植局晶テ　　　Ｓｏｌう 第３図 第４図

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板上に一部開孔部を有する絶縁膜を形成
    する工程と、次いで上記開孔部及び絶縁膜上に半導体膜
    を堆積する工程と、前記開孔部の半導体膜の上及び下の
    少なくとも一方に該半導体膜より融点の低い物質層を形
    成する工程と、次いで前記半導体膜を帯溶融して単結晶
    化する工程とを含むことを特徴とする半導体単結晶層の
    製造方法。
  2. （２）前記半導体基板として単結晶シリコン、前記半導
    体膜として多結晶若しくは非晶質のシリコンを用いたこ
    とを特徴とする特許請求の範囲第１項記載の半導体単結
    晶層の製造方法。
  3. （３）前記物質層として、ゲルマニウムを用いたことを
    特徴とする特許請求の範囲第２項記載の半導体単結晶層
    の製造方法。
JP60040323A 1985-03-02 1985-03-02 シリコン単結晶層の製造方法 Granted JPS61201414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60040323A JPS61201414A (ja) 1985-03-02 1985-03-02 シリコン単結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60040323A JPS61201414A (ja) 1985-03-02 1985-03-02 シリコン単結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS61201414A true JPS61201414A (ja) 1986-09-06
JPH0334847B2 JPH0334847B2 (ja) 1991-05-24

Family

ID=12577396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040323A Granted JPS61201414A (ja) 1985-03-02 1985-03-02 シリコン単結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS61201414A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336514A (ja) * 1986-07-30 1988-02-17 Sony Corp 半導体単結晶薄膜の製造方法
JP2009231712A (ja) * 2008-03-25 2009-10-08 Sumitomo Heavy Ind Ltd レーザ加工方法及び半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893222A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法
JPS58212123A (ja) * 1982-06-02 1983-12-09 Hitachi Ltd 単結晶薄膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893222A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法
JPS58212123A (ja) * 1982-06-02 1983-12-09 Hitachi Ltd 単結晶薄膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336514A (ja) * 1986-07-30 1988-02-17 Sony Corp 半導体単結晶薄膜の製造方法
JP2009231712A (ja) * 2008-03-25 2009-10-08 Sumitomo Heavy Ind Ltd レーザ加工方法及び半導体装置

Also Published As

Publication number Publication date
JPH0334847B2 (ja) 1991-05-24

Similar Documents

Publication Publication Date Title
JPS58132975A (ja) 半導体装置およびその製法
JPS6163017A (ja) 半導体薄膜結晶層の製造方法
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
EP0087426B1 (en) Lateral epitaxial growth by seeded solidification
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法
KR19990013304A (ko) 비정질 막을 결정화하는 방법
KR100469503B1 (ko) 비정질막을결정화하는방법
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JP2779033B2 (ja) 多結晶Ｓｉ薄膜の成長方法
JPS5983993A (ja) 単結晶半導体層の成長方法
JP2699325B2 (ja) 半導体装置の製造方法
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS6163018A (ja) Ｓｉ薄膜結晶層の製造方法
JPH0517693B2 (ja)
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH02105517A (ja) 半導体装置の製造方法
JP2526380B2 (ja) 多層半導体基板の製造方法
JPS5961117A (ja) 半導体装置の製造方法
JPS59101822A (ja) 半導体装置用基板の製造方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPS63278217A (ja) 半導体基板の製造方法
JPS627112A (ja) 半導体単結晶層の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term