JPS5961117A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5961117A JPS5961117A JP57171219A JP17121982A JPS5961117A JP S5961117 A JPS5961117 A JP S5961117A JP 57171219 A JP57171219 A JP 57171219A JP 17121982 A JP17121982 A JP 17121982A JP S5961117 A JPS5961117 A JP S5961117A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- substrate
- polycrystalline
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H10P14/3814—Continuous wave laser beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3458—Monocrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/382—Scanning of a beam
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
不発明け５Ｎｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ （
ＳＯＩ ）構造の半導体装置の製造方法に係り、特に絶
縁膜上への単結晶゛シリ３フ層の成長方法に関する。
ＳＯＩ ）構造の半導体装置の製造方法に係り、特に絶
縁膜上への単結晶゛シリ３フ層の成長方法に関する。
（ｂｌ 技術の背景
半導体集積回路（ＩＣ）に於て、８０ Ｓ （８１１１
ｃｏｎＯｎ’８ａｐｐｈｉｒｅ ）構造に代わるものと
して、絶縁膜上に単結晶シリコン層？形成するＳ ＯＩ
（Ｓｉｌ １ｃｏｎＯｎ Ｉｎ５ｕｌａｔｏｒ ）ｍ
ａカ提供すｔｚＴイル。
ｃｏｎＯｎ’８ａｐｐｈｉｒｅ ）構造に代わるものと
して、絶縁膜上に単結晶シリコン層？形成するＳ ＯＩ
（Ｓｉｌ １ｃｏｎＯｎ Ｉｎ５ｕｌａｔｏｒ ）ｍ
ａカ提供すｔｚＴイル。
この構造は、シリコン基板？使用するのでＳＯ８構造に
比べて極めて廉価で８０８構造の具備する高分離耐圧、
低寄生容量等の％’Ｊｔ’を備えたＩＣが形成できると
いう利点？持っている。
比べて極めて廉価で８０８構造の具備する高分離耐圧、
低寄生容量等の％’Ｊｔ’を備えたＩＣが形成できると
いう利点？持っている。
そしてこの構造の更に大きな利点は、絶縁膜？介して半
導体ＩＣｉ何層も積層する三次元ＩＣの形成？可能なら
しめたことである。
導体ＩＣｉ何層も積層する三次元ＩＣの形成？可能なら
しめたことである。
（ｃｌ 従来技術と問題点
上記ＳＯＩ構造に於ける絶縁膜上の単結晶シリコノ（Ｓ
ｉ）層は、連続波レーザ・ビーム走査によるアニール手
段音用いたラテラル・エピタキシャル−ｇ長（Ｌａｔｅ
ｒａｌ Ｅｐｉｔａｘｉ；ＩＩ Ｇｒｏｗｔｈ ）技術
によって形成式れる。
ｉ）層は、連続波レーザ・ビーム走査によるアニール手
段音用いたラテラル・エピタキシャル−ｇ長（Ｌａｔｅ
ｒａｌ Ｅｐｉｔａｘｉ；ＩＩ Ｇｒｏｗｔｈ ）技術
によって形成式れる。
そして該技術に於て従来性われた方法では、第１図（イ
）に示すよろに単結晶Ｓｉ基板１面の素子形成が予定さ
れる領域２に島状に二酸化ン１１コン（ＳＩ０２）絶縁
膜３７形成し、該基板上に多結晶８１層４孕化学気相成
長ぜしめた後、第１図ｔ”］に示すように該基板面を連
続波（ＣＷ）アルゴン（Ａｒ ）レーザ・ビームＬ＋ａ
ｒで走青しく矢印ｍは走査方向）、多結晶Ｓｉ層４？単
結晶ＳＬ基板１面上から５ｈｏ２絶縁膜３上に向って順
次溶融することにより単結晶化し基板１間尺Ｕ： Ｓ
ｉ ０２絶縁膜３上に単結晶８１層５金形成していた。
）に示すよろに単結晶Ｓｉ基板１面の素子形成が予定さ
れる領域２に島状に二酸化ン１１コン（ＳＩ０２）絶縁
膜３７形成し、該基板上に多結晶８１層４孕化学気相成
長ぜしめた後、第１図ｔ”］に示すように該基板面を連
続波（ＣＷ）アルゴン（Ａｒ ）レーザ・ビームＬ＋ａ
ｒで走青しく矢印ｍは走査方向）、多結晶Ｓｉ層４？単
結晶ＳＬ基板１面上から５ｈｏ２絶縁膜３上に向って順
次溶融することにより単結晶化し基板１間尺Ｕ： Ｓ
ｉ ０２絶縁膜３上に単結晶８１層５金形成していた。
（図中４′はＳＬ溶融領域プし力）し該従来方法に於て
１ｊｓｉｏｔ絶縁膜上の単結晶８１層が剥離しやすく、
単結晶８１基板１面に分散配設ぢれているＳ ｉ０２絶
縁膜の」二面全域にわたって欠落部、クラック等の欠陥
のない単結晶８＋ｆ＠２形成させることが非常に困難で
あるという問題があった。
１ｊｓｉｏｔ絶縁膜上の単結晶８１層が剥離しやすく、
単結晶８１基板１面に分散配設ぢれているＳ ｉ０２絶
縁膜の」二面全域にわたって欠落部、クラック等の欠陥
のない単結晶８＋ｆ＠２形成させることが非常に困難で
あるという問題があった。
こればＡ、ｒレーザの波長が０．５［ｌ１ｍ、］程度の
短波長４有するため、Ｓ１層はこれケ良く吸収するが、
ＳｉＯ□絶縁膜が該レーザに対しで殆んど透明であるこ
とに起因する。即ち上記従来方法に於ては多結晶Ｓ１層
はそれ自体に吸収されるレーザ・工オルキにより加熱逼
れるため、熱抵抗の高いＳｉｎ！絶縁膜の上部と熱抵抗
の低い単結晶Ｓｌ基板上部との間に大きな温度差を生す
ることによる。
短波長４有するため、Ｓ１層はこれケ良く吸収するが、
ＳｉＯ□絶縁膜が該レーザに対しで殆んど透明であるこ
とに起因する。即ち上記従来方法に於ては多結晶Ｓ１層
はそれ自体に吸収されるレーザ・工オルキにより加熱逼
れるため、熱抵抗の高いＳｉｎ！絶縁膜の上部と熱抵抗
の低い単結晶Ｓｌ基板上部との間に大きな温度差を生す
ることによる。
Ｆｄｌ 発明の目的
不発明は絶縁膜か選択的に配設された単結晶シリコン基
板上に形成した多結晶ン【３コンｆｆｌ’に、 レー
ザ・ビーム走査により均一な温度に力口熱し単結晶化す
る方法ｉ提供するものであり、その目的とするとＣろは
上記問題点全除去し、 ＳＯＩ構造？有する半導体装置
の製造歩留まり紫向上せしめるＶＣある。
板上に形成した多結晶ン【３コンｆｆｌ’に、 レー
ザ・ビーム走査により均一な温度に力口熱し単結晶化す
る方法ｉ提供するものであり、その目的とするとＣろは
上記問題点全除去し、 ＳＯＩ構造？有する半導体装置
の製造歩留まり紫向上せしめるＶＣある。
ｔｅｌ 発明の構成
即ち不発明は半導体装置の製造方法に於て、単結晶シリ
コン基体上に選択的に第１の絶愚膜？形成し、該単結晶
ンリコン基体上に多結晶シリコン層？形成し、該多結晶
シリコン層に於ける少なくとも前記単結晶シリコン基体
に直に接する領域の上面に第２の絶縁膜葡形成し、しか
る後該基体面？連続波炭酸ガス・レーザにょυ走査して
前記多結晶シリコン層重単結晶シリコン基体上刃）ら第
１の絶縁膜上に向って順次溶融単結晶化する工程紮有す
ること全特徴とする。
コン基体上に選択的に第１の絶愚膜？形成し、該単結晶
ンリコン基体上に多結晶シリコン層？形成し、該多結晶
シリコン層に於ける少なくとも前記単結晶シリコン基体
に直に接する領域の上面に第２の絶縁膜葡形成し、しか
る後該基体面？連続波炭酸ガス・レーザにょυ走査して
前記多結晶シリコン層重単結晶シリコン基体上刃）ら第
１の絶縁膜上に向って順次溶融単結晶化する工程紮有す
ること全特徴とする。
（ｆｌ 発明の実施例
以下本発明オー実施例について、箱２図げ）乃至１、Ｉ
−Ｉ ＶＣ示す工程断面図ｒ用いて詳細に説明する。
−Ｉ ＶＣ示す工程断面図ｒ用いて詳細に説明する。
不発明の方法を用いて８０１ｖｔ造のＭＯ８ＩＣ２形成
するに際しては、第２図（イ）に示す、Ｊニー″ｌにシ
リコン（ｓ皿）基体例えば８ｉ基板１面に通常の選択酸
化法等・を用い島状に分離ケガた例えば浮名６Ｇ（ト）
〔入〕程度の第１の二酸化シリコン（Ｓ’（Ｊｙ）絶縁
１挨３で形成し、次いで通常の化学気相成＆ （ＣＶＩ
））法ケ用い該基板上に例えばＪ９さ５０００（λ〕径
程度ノン・ドープ多結晶Ｓ１層４全形成する口なお前記
島状Ｓ＋ （Ｊ ２絶縁膜３は素子形成領域２に配設さ
れる。
するに際しては、第２図（イ）に示す、Ｊニー″ｌにシ
リコン（ｓ皿）基体例えば８ｉ基板１面に通常の選択酸
化法等・を用い島状に分離ケガた例えば浮名６Ｇ（ト）
〔入〕程度の第１の二酸化シリコン（Ｓ’（Ｊｙ）絶縁
１挨３で形成し、次いで通常の化学気相成＆ （ＣＶＩ
））法ケ用い該基板上に例えばＪ９さ５０００（λ〕径
程度ノン・ドープ多結晶Ｓ１層４全形成する口なお前記
島状Ｓ＋ （Ｊ ２絶縁膜３は素子形成領域２に配設さ
れる。
仄いて紀２図（０１に示ずよろＣＣ１前記多結晶Ｓｉ層
４上に素子形成領域２の上部欠壊う累１の窒化シ１１１
’／ （Ｓｉ、Ｎ４）膜６を設けて通常の選択熱酸化
全行い、多結晶Ｓ１層４上に素子形成領域２金画定する
７Ｈｕ）８１０．絶縁膜３とほぼ等しい厚さの第２（１
）ＳｉＯ，絶縁膜７全形成する。な２挨ｍ２の８４０．
絶縁膜７の下部には多結晶Ｓ１層４が残っていなければ
ならす、その厚ちは２０００〜３０００〔λ〕径程度望
ましい。従って第２のＳｉｎ、絶縁膜７により素子形成
領域２は画定逼れているのみで、分離されていない。
４上に素子形成領域２の上部欠壊う累１の窒化シ１１１
’／ （Ｓｉ、Ｎ４）膜６を設けて通常の選択熱酸化
全行い、多結晶Ｓ１層４上に素子形成領域２金画定する
７Ｈｕ）８１０．絶縁膜３とほぼ等しい厚さの第２（１
）ＳｉＯ，絶縁膜７全形成する。な２挨ｍ２の８４０．
絶縁膜７の下部には多結晶Ｓ１層４が残っていなければ
ならす、その厚ちは２０００〜３０００〔λ〕径程度望
ましい。従って第２のＳｉｎ、絶縁膜７により素子形成
領域２は画定逼れているのみで、分離されていない。
次いで第２図Ｐｊに示すように、該基板上２ＳｉＯ。
絶縁膜３及゛び７の吸収波長帯９１〜９４〔μｍ〕に発
振波長金合わせた炭酸ガス（ＣＯｔ）の連続波レーザ・
ビームＬＣ（＋、によって走査し、該レー＋１ヶ吸収し
て昇温した第ｔ ｏ）８ ｉ０２絶縁膜３及び第２の３
ｉ０２絶縁膜７孕介して多結晶Ｓｊ１ｍ４ｙ加熱し順次
接融して、単結晶Ｓｔ基板１上７Ｊ１ら第１Ｏ）ＳＩＯ
２絶縁膜３上に向って順次単結晶Ｓｉｔ研５ｋａ長して
行く。（図中ｍは走査方向矢印し、４′は８１溶融領域
う ｉｇこｃで多結晶Ｓ ｉ 層４下’ｔｆ＆ Ｏｌ 第１
０．） Ｓ ｉ ０２絶縁膜３にレーザ・ビームが到達
するの１は、上記波長のレーザに対して８１層が透明で
あることによる。
振波長金合わせた炭酸ガス（ＣＯｔ）の連続波レーザ・
ビームＬＣ（＋、によって走査し、該レー＋１ヶ吸収し
て昇温した第ｔ ｏ）８ ｉ０２絶縁膜３及び第２の３
ｉ０２絶縁膜７孕介して多結晶Ｓｊ１ｍ４ｙ加熱し順次
接融して、単結晶Ｓｔ基板１上７Ｊ１ら第１Ｏ）ＳＩＯ
２絶縁膜３上に向って順次単結晶Ｓｉｔ研５ｋａ長して
行く。（図中ｍは走査方向矢印し、４′は８１溶融領域
う ｉｇこｃで多結晶Ｓ ｉ 層４下’ｔｆ＆ Ｏｌ 第１
０．） Ｓ ｉ ０２絶縁膜３にレーザ・ビームが到達
するの１は、上記波長のレーザに対して８１層が透明で
あることによる。
又第１のＳｉｎ、絶縁膜３と第２のｓｉｕ、絶縁膜７の
厚さケはぼ等しく形成したのは、全領域の多結晶Ｓｉ層
４ｔはぼ均一な温度に加熱するためである。
厚さケはぼ等しく形成したのは、全領域の多結晶Ｓｉ層
４ｔはぼ均一な温度に加熱するためである。
そして父上記レーザービームの強さは、所望のスポット
径の走査スピードに於て多結晶３ｉ層４が充分に溶融さ
れる強さであれば良く、上記５ｉ０２絶縁膜３及び７の
厚さ、多結晶８１層４の厚さに於て、例えばビーム・ス
ポット径約１００［μｍ〕。
径の走査スピードに於て多結晶３ｉ層４が充分に溶融さ
れる強さであれば良く、上記５ｉ０２絶縁膜３及び７の
厚さ、多結晶８１層４の厚さに於て、例えばビーム・ス
ポット径約１００［μｍ〕。
走査スピード５〜１ＯＣｃＩｒＬ／ＳｅＣ〕の場合３０
〜４０（Ｗ〕程度が適切であった。
〜４０（Ｗ〕程度が適切であった。
更に又図示しないが、琳１のＳｉｎ、絶縁膜３上部の多
結晶８１層上に薄い第３＜７）ＳｉＯ，絶縁膜を形成し
たり、多結晶Ｓｉ層全全形成る際その厚さ孕基板面上と
ｍ １ ｏ） Ｓ ｉ０２絶縁膜上で変えたシするＣと
により、多結晶Ｓｉ層の溶は具合？更に微妙に調節する
ことが可能である。
結晶８１層上に薄い第３＜７）ＳｉＯ，絶縁膜を形成し
たり、多結晶Ｓｉ層全全形成る際その厚さ孕基板面上と
ｍ １ ｏ） Ｓ ｉ０２絶縁膜上で変えたシするＣと
により、多結晶Ｓｉ層の溶は具合？更に微妙に調節する
ことが可能である。
次いで第２図に）に示すように、上記工程により形成嘔
れた単結晶３ｉ層５上に素子形成領域２奮選択的に覆う
第２のＳｔ、Ｎ、膜８？形底し、通常の選択熱酸化？行
い、第２の８ｉ、Ｎ、ｌ＠ｓに覆われでいない領域の単
結晶Ｓｉ層全全底部で完全に酸化し、前記第２の５ｉｎ
２絶縁膜７が拡大して形ｒｌｙ、てれた第２′の５１０
２絶縁膜７１により各第１の３４０、絶縁膜３上の単結
晶ＳＩ層５間才完全に分離する。
れた単結晶３ｉ層５上に素子形成領域２奮選択的に覆う
第２のＳｔ、Ｎ、膜８？形底し、通常の選択熱酸化？行
い、第２の８ｉ、Ｎ、ｌ＠ｓに覆われでいない領域の単
結晶Ｓｉ層全全底部で完全に酸化し、前記第２の５ｉｎ
２絶縁膜７が拡大して形ｒｌｙ、てれた第２′の５１０
２絶縁膜７１により各第１の３４０、絶縁膜３上の単結
晶ＳＩ層５間才完全に分離する。
以後第１のＳ ｉｏ２絶縁絶縁及３肌２′の８１０！絶
縁膜７′によって島状に分離された前記ノン・ドープ単
結晶３ｉ層５にイオン注入等の方法デ用Ｇ）て所望の導
電型？何カした後、通常のＭＯ８ＩＣの製造方法に従っ
て、第２図（ホに示すように該所望の導電型？有する各
単結晶Ｓｉ層５′面に例えば多結晶Ｓ１絶縁ゲート９及
びノース・ドレイン領域１０ ａ、 １０ ｂ ｋ形成
し、次いで図示しないが絶縁膜の形成、電極コンタクト
窓の形成、配線形成等がな芒れでＳＯＩ構造のＭＯ８Ｉ
Ｃが提供されるＯ 彦２本発明の方法は上記実施例に限らず、基体として８
１層２用いることが可能であり、これによりＩＣが絶縁
膜を介して積層てれてなる三次元Ｉ（Ｉ＝影形成ること
ができる。
縁膜７′によって島状に分離された前記ノン・ドープ単
結晶３ｉ層５にイオン注入等の方法デ用Ｇ）て所望の導
電型？何カした後、通常のＭＯ８ＩＣの製造方法に従っ
て、第２図（ホに示すように該所望の導電型？有する各
単結晶Ｓｉ層５′面に例えば多結晶Ｓ１絶縁ゲート９及
びノース・ドレイン領域１０ ａ、 １０ ｂ ｋ形成
し、次いで図示しないが絶縁膜の形成、電極コンタクト
窓の形成、配線形成等がな芒れでＳＯＩ構造のＭＯ８Ｉ
Ｃが提供されるＯ 彦２本発明の方法は上記実施例に限らず、基体として８
１層２用いることが可能であり、これによりＩＣが絶縁
膜を介して積層てれてなる三次元Ｉ（Ｉ＝影形成ること
ができる。
ｊｇｌ 発明の効シー
以上ｄ発明したように本発明によればＳＯＩ構造を形成
する際の多結晶〕１１コンＦ＃（１）単結晶化工程に於
て、レーザ・ビーム走査により単結晶シリコン基板にｉ
［に接する領域の多結晶７１１９７層と絶縁１換上部領
域の多結晶シリコン層とケ殆んど等しい温度にカロ熱づ
−ることかできる。
する際の多結晶〕１１コンＦ＃（１）単結晶化工程に於
て、レーザ・ビーム走査により単結晶シリコン基板にｉ
［に接する領域の多結晶７１１９７層と絶縁１換上部領
域の多結晶シリコン層とケ殆んど等しい温度にカロ熱づ
−ることかできる。
そのため上記谷狽域七の年結晶比されたシ１ノコノ層の
界面ＶＣ温度差によって発生する応力が大幅に減少し、
単結晶シリコン）→の剥１ｉｉ１ｃ 、り゛７ツク等の
欠陥が防止される。
界面ＶＣ温度差によって発生する応力が大幅に減少し、
単結晶シリコン）→の剥１ｉｉ１ｃ 、り゛７ツク等の
欠陥が防止される。
従って本発明は８０１構造の半導体装１１警の製造歩留
まり向上に有効である。
まり向上に有効である。
な８本発明の技術はバイポーラＩＣにも適用できる。又
絶縁膜は二酸化シ１１コン膜に限らなＧ１゜
絶縁膜は二酸化シ１１コン膜に限らなＧ１゜
ｍ１図１−を従来ノＳＯＩ （Ｓ ｉ ｌ １ｃｏｎ
Ｏｎ Ｉｎ５ｕｌａｔｏｒ）構造形成方法の工程断面図
で、第２図は本発明Ｑ）方法に於ける一笑施例の工程断
面図である。 図に於て、ｌはシリコン基板、２は累子形収領域、３は
第１の二酸化シリコン絶縁膜、４は多結晶シリコンｒｍ
、ｃはシリコン溶融領域、５は単結晶シリコン層、６に
第１の窒化シリコン膜、７は第２の二酸化シリコン絶縁
膜、Ｉ、Ｃｏ２は遅絖波炭酸ガス・レーザ・ビーム、【
］ｌｊ：走査方向矢印しｔ示す。
Ｏｎ Ｉｎ５ｕｌａｔｏｒ）構造形成方法の工程断面図
で、第２図は本発明Ｑ）方法に於ける一笑施例の工程断
面図である。 図に於て、ｌはシリコン基板、２は累子形収領域、３は
第１の二酸化シリコン絶縁膜、４は多結晶シリコンｒｍ
、ｃはシリコン溶融領域、５は単結晶シリコン層、６に
第１の窒化シリコン膜、７は第２の二酸化シリコン絶縁
膜、Ｉ、Ｃｏ２は遅絖波炭酸ガス・レーザ・ビーム、【
］ｌｊ：走査方向矢印しｔ示す。
Claims (1)
- 単結晶シリコン基体上に選択的に第１の絶縁膜を形成し
、該単結晶シリコン基板上に多結晶シリコン層金形成し
、該多結晶シリコン層に於ける少なくとも前記単結晶シ
リコン基体に直に接する領域の上面に第２の絶縁膜？形
成し、シｆＪ）る後該基体面葡連続波炭酸ガス・レーザ
により走査して前記多結晶シリコン／Ｆｌ？単結晶シリ
コン基体上の１ら第１の絶、縁膜上に向って順次溶融単
結品化する工程？有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171219A JPS5961117A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171219A JPS5961117A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961117A true JPS5961117A (ja) | 1984-04-07 |
Family
ID=15919244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171219A Pending JPS5961117A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961117A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183145A (ja) * | 1988-01-18 | 1989-07-20 | Fujitsu Ltd | Ｓｏｉ半導体装置の製造方法 |
| CN112701033A (zh) * | 2020-12-29 | 2021-04-23 | 济南晶正电子科技有限公司 | 一种复合衬底的制备方法、复合衬底及复合薄膜 |
-
1982
- 1982-09-30 JP JP57171219A patent/JPS5961117A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183145A (ja) * | 1988-01-18 | 1989-07-20 | Fujitsu Ltd | Ｓｏｉ半導体装置の製造方法 |
| CN112701033A (zh) * | 2020-12-29 | 2021-04-23 | 济南晶正电子科技有限公司 | 一种复合衬底的制备方法、复合衬底及复合薄膜 |
| CN112701033B (zh) * | 2020-12-29 | 2022-03-15 | 济南晶正电子科技有限公司 | 一种复合衬底的制备方法、复合衬底及复合薄膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS5961117A (ja) | 半導体装置の製造方法 | |
| JPS59148322A (ja) | 半導体装置の製造方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPS6342417B2 (ja) | ||
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS5856457A (ja) | 半導体装置の製造方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH0236050B2 (ja) | ||
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS59163817A (ja) | 半導体装置用基板 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
| JPS5948532B2 (ja) | 半導体装置の製造方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JPS5961118A (ja) | 半導体装置の製造方法 | |
| JPS6038809A (ja) | 半導体装置の製造方法 | |
| JPS5919311A (ja) | 半導体装置の製造方法 | |
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPH0243331B2 (ja) | ||
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 |