JPS6120146B2 - - Google Patents
Info
- Publication number
- JPS6120146B2 JPS6120146B2 JP52146444A JP14644477A JPS6120146B2 JP S6120146 B2 JPS6120146 B2 JP S6120146B2 JP 52146444 A JP52146444 A JP 52146444A JP 14644477 A JP14644477 A JP 14644477A JP S6120146 B2 JPS6120146 B2 JP S6120146B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- semiconductor element
- semiconductor
- solder
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は、フエイス・ダウン・ボンデイングさ
れる素子を有する半導体装置及びそれを製造する
場合に適用して好適な方法に関する。
れる素子を有する半導体装置及びそれを製造する
場合に適用して好適な方法に関する。
一般にビーム・リード素子、或はフリツプ・チ
ツプ素子等は、基板に実装する場合アツプ・サイ
ド・ダウンにしてボンデイングする所謂フエイ
ス・ダウン・ボンデイング方式が採用されてい
る。その方式を採ると、基板とチツプとの間には
空隙を生じる為、チツプで発生する熱は基板を介
して効率良く放散できないことになる。そこで、
従来チツプで発生する熱をその背面から放散させ
ることが行なわれている。
ツプ素子等は、基板に実装する場合アツプ・サイ
ド・ダウンにしてボンデイングする所謂フエイ
ス・ダウン・ボンデイング方式が採用されてい
る。その方式を採ると、基板とチツプとの間には
空隙を生じる為、チツプで発生する熱は基板を介
して効率良く放散できないことになる。そこで、
従来チツプで発生する熱をその背面から放散させ
ることが行なわれている。
例えば、第１図に見られる従来例は、基板１に
半導体チツプ２をフエイス・ダウン・ボンデイン
グし、セラミツク製のヒート・シンク兼キヤツプ
３を例えば金・シリコン等の低融点ソルダ４を介
して半導体チツプ２に固着するとともに同じく適
当な低融点ソルダ５を介して基板１に固着したも
のである。また、例えば第２図に見られるよう
に、ヒート・シンク兼キヤツプ３として、セラミ
ツク製のものでなく、金属製のものを用いること
も行なわれている。
半導体チツプ２をフエイス・ダウン・ボンデイン
グし、セラミツク製のヒート・シンク兼キヤツプ
３を例えば金・シリコン等の低融点ソルダ４を介
して半導体チツプ２に固着するとともに同じく適
当な低融点ソルダ５を介して基板１に固着したも
のである。また、例えば第２図に見られるよう
に、ヒート・シンク兼キヤツプ３として、セラミ
ツク製のものでなく、金属製のものを用いること
も行なわれている。
ところで、前記従来例では、いずれも半導体チ
ツプ２とヒート・シンク兼キヤツプ３とは固着さ
れている。この固着は、半導体チツプ２がシリコ
ンであれば金・シリコンのソルダ４と共晶するの
で極めて強固である。
ツプ２とヒート・シンク兼キヤツプ３とは固着さ
れている。この固着は、半導体チツプ２がシリコ
ンであれば金・シリコンのソルダ４と共晶するの
で極めて強固である。
そこで若し、実装後に半導体チツプ２が不良品
であることが判明した場合、その交換は、ヒー
ト・シンク兼キヤツプ３を取外さなければならな
いから、甚だ困難な作業となる。従つて、通常で
あれば廃棄処分にしたいところであるが、近年の
半導体チツプはLSI化されていて１チツプといえ
どもかなり高価であるし、特にマルチ・チツプと
呼ばれているもの、即ち、一つの基板に複数個の
半導体チツプを搭載した装置では、１個の半導体
チツプが不良である場合に全部を廃棄してしまう
のは損失が大きすぎる。そして、高速のLSIでは
消費電力も大きく、機能も複雑であつて、発熱等
の点から実際に配線基板に実装したのに近い状態
で電気的試験を行なわなければならず、その場合
上記した問題は一層深刻である。尚、前記ヒー
ト・シンク兼キヤツプ３を接着剤で固着すること
も考えられているが、その場合も同様である。
であることが判明した場合、その交換は、ヒー
ト・シンク兼キヤツプ３を取外さなければならな
いから、甚だ困難な作業となる。従つて、通常で
あれば廃棄処分にしたいところであるが、近年の
半導体チツプはLSI化されていて１チツプといえ
どもかなり高価であるし、特にマルチ・チツプと
呼ばれているもの、即ち、一つの基板に複数個の
半導体チツプを搭載した装置では、１個の半導体
チツプが不良である場合に全部を廃棄してしまう
のは損失が大きすぎる。そして、高速のLSIでは
消費電力も大きく、機能も複雑であつて、発熱等
の点から実際に配線基板に実装したのに近い状態
で電気的試験を行なわなければならず、その場合
上記した問題は一層深刻である。尚、前記ヒー
ト・シンク兼キヤツプ３を接着剤で固着すること
も考えられているが、その場合も同様である。
本発明は、フエイス・ダウン・ボンデイングし
た半導体チツプの背面に放熱手段を施してあるに
も拘わらず、その半導体チツプの取外しを容易に
して、任意に交換できるようにするものであり、
以下これを詳細に記述する。
た半導体チツプの背面に放熱手段を施してあるに
も拘わらず、その半導体チツプの取外しを容易に
して、任意に交換できるようにするものであり、
以下これを詳細に記述する。
第３図乃至第５図は本発明一実施例の工程図で
あり、次にこれ等の図を参照しつつ説明する。
あり、次にこれ等の図を参照しつつ説明する。
第３図参照
(1) 半導体素子搭載基板１１に半導体素子１２を
フエイス・ダウン・ボンデイングする。
フエイス・ダウン・ボンデイングする。
(2) スペーサ１３、例えば銅（Cu）製の放熱基
板１４、螺子１５を用意する。
板１４、螺子１５を用意する。
スペーサ１３は放熱基板１４と基板１１との
間を適当な間隔に維持する役目を果す。
間を適当な間隔に維持する役目を果す。
放熱基板１４には、半導体素子１２を臨み得
る通孔１４Ａ及び螺子を挿通する通孔１４Ｂが
形成されている。また、半導体素子１２と対向
する面に於ける通孔１４Ａの近傍には例えば半
田鍍金１６が施してある。この半田鍍金１６は
ソルダと結合し易ければ他のものでも良く、例
えば錫（Sn）鍍金、予備半田等でも良い。ま
た部分的でなく放熱基板１４の全体に施しても
良い。
る通孔１４Ａ及び螺子を挿通する通孔１４Ｂが
形成されている。また、半導体素子１２と対向
する面に於ける通孔１４Ａの近傍には例えば半
田鍍金１６が施してある。この半田鍍金１６は
ソルダと結合し易ければ他のものでも良く、例
えば錫（Sn）鍍金、予備半田等でも良い。ま
た部分的でなく放熱基板１４の全体に施しても
良い。
螺子１５は放熱基板１４及びスペーサ１３を
貫通して先端が基板１１に螺合されるものであ
る。
貫通して先端が基板１１に螺合されるものであ
る。
第４図参照
(3) 放熱基板１４を基板１１に対し螺子１５で固
着する。放熱基板１４と半導体素子１２との間
には若干の空隙ｇが介在する。
着する。放熱基板１４と半導体素子１２との間
には若干の空隙ｇが介在する。
(4) インジウム・錫（In・Sn）等の低温半田、
即ちソルダ１７を用意する。図示のソルダ１７
は円柱状をなしているが、要は通孔１４Ａに挿
入し得る形状をなしていれば良く、図示のもの
に限定されない。また、その材質としては、半
導体素子１２に対して濡れ性の悪いものである
ことが必要であり、しかも、低温で溶融するも
のでなければならない。インジウム・錫はシリ
コンに対する濡れ性が悪く、そして温度117
〔℃〕で溶融する。
即ちソルダ１７を用意する。図示のソルダ１７
は円柱状をなしているが、要は通孔１４Ａに挿
入し得る形状をなしていれば良く、図示のもの
に限定されない。また、その材質としては、半
導体素子１２に対して濡れ性の悪いものである
ことが必要であり、しかも、低温で溶融するも
のでなければならない。インジウム・錫はシリ
コンに対する濡れ性が悪く、そして温度117
〔℃〕で溶融する。
(5) ソルダ１７は通孔１４Ａに挿入する。
第５図参照
(6) 全体を加熱炉中に入れ、ソルダ１７が溶融す
る程度に加熱する。ソルダ１７は溶融して図示
の形状になる。
る程度に加熱する。ソルダ１７は溶融して図示
の形状になる。
ソルダ１７は放熱基板１４の少なくとも半田
鍍金１６が施された部分に融着しているが、半
導体素子１２に対しては当接しているだけであ
る。
鍍金１６が施された部分に融着しているが、半
導体素子１２に対しては当接しているだけであ
る。
前記説明で判るように、ソルダ１７は半導体素
子１２とは融着していないので、螺子１５を除去
することに依り放熱基板１４は基板１１から容易
に分離できるものであり、従つて半導体素子１２
に不良品が在る場合には、それを交換することは
容易である。そして、不良品の交換後は、再び前
記と同様の工程を経て修復することが可能であ
る。
子１２とは融着していないので、螺子１５を除去
することに依り放熱基板１４は基板１１から容易
に分離できるものであり、従つて半導体素子１２
に不良品が在る場合には、それを交換することは
容易である。そして、不良品の交換後は、再び前
記と同様の工程を経て修復することが可能であ
る。
第６図は他の実施例の説明図であり、第３図乃
至第５図について説明した実施例と同部分は同記
号で指示してある。
至第５図について説明した実施例と同部分は同記
号で指示してある。
本実施例が前記実施例と相違する点は、放熱基
板１４に冷却用フイン１８を附設してある。この
場合、フイン１８の冷却能力が充分であれば、放
熱基板１４はフイン・ホルダとしての役目を果せ
ば良いから、放熱基板としては熱伝導率の低い材
質のものであつても使用することができる。
板１４に冷却用フイン１８を附設してある。この
場合、フイン１８の冷却能力が充分であれば、放
熱基板１４はフイン・ホルダとしての役目を果せ
ば良いから、放熱基板としては熱伝導率の低い材
質のものであつても使用することができる。
第６図に於いて記号ａを附した冷却用フイン１
８は、それを放熱基板１４に取付けた状態を説明
するものであり、記号ｂを附したものは、ソルダ
１７を供給した状態を説明するものであり、記号
ｃを附したものは、加熱後の状態を説明するもの
であり基本的には前記実施例と変りない。尚、本
実施例も前記実施例も、スペーサ１３の高さを適
当に選択することに依り空隙ｇを調節する。
８は、それを放熱基板１４に取付けた状態を説明
するものであり、記号ｂを附したものは、ソルダ
１７を供給した状態を説明するものであり、記号
ｃを附したものは、加熱後の状態を説明するもの
であり基本的には前記実施例と変りない。尚、本
実施例も前記実施例も、スペーサ１３の高さを適
当に選択することに依り空隙ｇを調節する。
本発明による他の実施例を第７図に示す。第７
図では上記実施例における第６図ｃに対応する状
態での実装構造を示しており、唯上記実施例とは
半導体チツプ１２の背面にモリブデン（Mo）の
如き熱伝導性の良好な材料の薄板１９がソルダま
たは接着剤２０で固着されて成る半導体素子が用
いられている点においてのみ異なつている。この
場合は、モリブデン（Mo）板とソルダ１７とが
簡単に剥離され得るようにして接触しているので
ある。
図では上記実施例における第６図ｃに対応する状
態での実装構造を示しており、唯上記実施例とは
半導体チツプ１２の背面にモリブデン（Mo）の
如き熱伝導性の良好な材料の薄板１９がソルダま
たは接着剤２０で固着されて成る半導体素子が用
いられている点においてのみ異なつている。この
場合は、モリブデン（Mo）板とソルダ１７とが
簡単に剥離され得るようにして接触しているので
ある。
以上の説明で判るように、本発明に依れば、例
えば、半導体素子搭載基板の反り、放熱基板の反
り、半導体チツプの厚さ不均一或は凹凸、放熱基
板やフインと半導体素子との間の空隙の不均一が
在つても、半導体素子背面と放熱基板或はフイン
との間はソルダに依り全て密着されるので、その
放熱効果は良好である。そして、ソルダと半導体
素子とは当接しているだけであるから、基板と放
熱基板は容易に分離することができるので、例え
ばマルチ・チツプ方式の装置を完成した後で不良
チツプが発見された場合、それを交換することは
容易であるから、経済的損失は低減される。
えば、半導体素子搭載基板の反り、放熱基板の反
り、半導体チツプの厚さ不均一或は凹凸、放熱基
板やフインと半導体素子との間の空隙の不均一が
在つても、半導体素子背面と放熱基板或はフイン
との間はソルダに依り全て密着されるので、その
放熱効果は良好である。そして、ソルダと半導体
素子とは当接しているだけであるから、基板と放
熱基板は容易に分離することができるので、例え
ばマルチ・チツプ方式の装置を完成した後で不良
チツプが発見された場合、それを交換することは
容易であるから、経済的損失は低減される。
第１図及び第２図は従来例の説明図、第３図乃
至第５図は本発明一実施例の説明図、第６図は他
の実施例の説明図、第７図はさらに他の実施例の
説明図である。 図に於いて、１１は基板、１２は半導体素子、
１３はスペーサ、１４は放熱基板、１５は螺子、
１６は半田鍍金、１７はソルダ、１８はフイン、
１４Ａ，１４Ｂは通孔、ｇは空隙である。
至第５図は本発明一実施例の説明図、第６図は他
の実施例の説明図、第７図はさらに他の実施例の
説明図である。 図に於いて、１１は基板、１２は半導体素子、
１３はスペーサ、１４は放熱基板、１５は螺子、
１６は半田鍍金、１７はソルダ、１８はフイン、
１４Ａ，１４Ｂは通孔、ｇは空隙である。
Claims (1)
- 【特許請求の範囲】 １ 複数の半導体素子を搭載した半導体素子搭載
基板と、該半導体素子搭載基板に対向して螺子止
めに依り着脱自在に取り付けられている放熱用基
板と、該放熱用基板が前記半導体素子搭載基板に
取り付けられた状態で該放熱用基板側の通孔から
装着され且つ溶融及び固化されて前記各半導体素
子と該放熱用基板との間を密実に埋めると共に該
放熱用基板側に固着されているソルダとを備え、
該ソルダは前記各半導体素子の背面には融着され
ることなく且つ各半導体素子から前記放熱用基板
まで空隙がない状態で密実な放熱経路を形成する
ものであることを特徴とする半導体装置。 ２ 半導体チツプ背面に熱伝導性の良好な材料か
らなる薄板が固着されて成る複数の半導体素子を
搭載した半導体素子搭載基板と、該半導体素子搭
載基板に対向して螺子止めに依り着脱自在に取り
付けられている放熱用基板と、該放熱用基板が前
記半導体素子搭載基板に取り付けられた状態で該
放熱用基板側の通孔から装着され且つ溶融及び固
化され前記各半導体素子に固着された薄板と該放
熱用基板との間を密実に埋めると共に該放熱用基
板側に固着されているソルダとを備え、該ソルダ
は前記各半導体素子に固着された薄板には融着さ
れることなく且つ各半導体素子に固着された薄板
から前記放熱用基板まで空隙がない状態で密実な
放熱経路を形成するものであることを特徴とする
半導体装置。 ３ 複数の半導体素子をフエイス・ダウンにして
半導体素子搭載基板に取り付け、該半導体素子搭
載基板に前記各半導体素子の背面を臨む通孔が形
成された放熱用基板を着脱自在に螺子止めに依り
固着し、その後、前記各半導体素子の背面には融
着しないソルダを前記通孔から供給し且つ溶融及
び固化を行つて該ソルダを前記半導体素子に密接
させると共に前記放熱用基板に固着する工程が含
まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14644477A JPS5478982A (en) | 1977-12-06 | 1977-12-06 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14644477A JPS5478982A (en) | 1977-12-06 | 1977-12-06 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5478982A JPS5478982A (en) | 1979-06-23 |
| JPS6120146B2 true JPS6120146B2 (ja) | 1986-05-21 |
Family
ID=15407777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14644477A Granted JPS5478982A (en) | 1977-12-06 | 1977-12-06 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5478982A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174660U (ja) * | 1987-03-31 | 1988-11-14 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1285396B1 (it) * | 1996-06-04 | 1998-06-03 | Magneti Marelli Spa | Dispositivo dissipatore per circuiti integrati. |
| JP2000031360A (ja) | 1998-07-08 | 2000-01-28 | Hitachi Ltd | マルチチップモジュール |
| JP4673949B2 (ja) * | 1999-11-12 | 2011-04-20 | 富士通株式会社 | 半導体ユニットおよびその製造方法 |
| JP4796653B2 (ja) * | 2010-04-07 | 2011-10-19 | 富士通株式会社 | 冷却装置 |
-
1977
- 1977-12-06 JP JP14644477A patent/JPS5478982A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174660U (ja) * | 1987-03-31 | 1988-11-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5478982A (en) | 1979-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6979899B2 (en) | System and method for high performance heat sink for multiple chip devices | |
| CN100440491C (zh) | 在导热散热器上具有润湿层的电子组件及其构造方法 | |
| US6528878B1 (en) | Device for sealing and cooling multi-chip modules | |
| US20220384281A1 (en) | Semiconductor package and method for making the same | |
| US4069498A (en) | Studded heat exchanger for integrated circuit package | |
| KR100957078B1 (ko) | 전기적으로 절연된 전력 장치 패키지 | |
| US20050280142A1 (en) | Electronic assembly having an indium wetting layer on a thermally conductive body | |
| US20080044949A1 (en) | High performance reworkable heatsink and packaging structure with solder release layer and method of making | |
| JPH0673364B2 (ja) | 集積回路チップ冷却装置 | |
| CA2002213A1 (en) | High Performance Integrated Circuit Chip Package and Method of Making Same | |
| CN101465330B (zh) | 金属热界面材料及含有该材料的散热模块与封装微电子 | |
| CN106856180A (zh) | 一种焊接igbt模块的方法 | |
| US6461891B1 (en) | Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple | |
| JPH07321257A (ja) | マルチチップモジュール | |
| JP4411123B2 (ja) | 放熱板の製造方法 | |
| JP3058047B2 (ja) | マルチチップモジュールの封止冷却構造 | |
| CN117577542A (zh) | 一种晶圆级芯片封装体的封装方法及芯片封装体 | |
| JP3113400B2 (ja) | 電子回路装置 | |
| JPH04284655A (ja) | 半導体集積回路装置 | |
| JP2811884B2 (ja) | 集積回路の冷却装置 | |
| CA2070743A1 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPS63289847A (ja) | Ｌｓｉパッケ−ジの放熱構造 | |
| JPS63228650A (ja) | 発熱素子用冷却装置 | |
| JP2509428B2 (ja) | 超小型電子パッケ―ジ |