JPS6120415A - ラツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ、開示の概要 Ｃ０従来技術 り９発明が解決しようとする問題点 Ｅ６問題点を解決するための手段 Ｆ、実施例 ｆｌ、本発明のラッチ回路の概要ブロック図（第１図） ｆ２．動作の概要 ｆ３．詳細なブロック図（第２図） ｆ４．第２図のブロック図の動作 ｆ４１．システム動作モード ｆ４２．走査モード ｆ５．他の実施例のブロック図（第４図）Ｇ１発明の効
果 Ａ、産業上の利用分野 この発明はコンピュータ・システムに使用するためのラ
ッチ回路に関し、特にスキューを補正した走査機能をも
つエツジ感知性の単一クロック・ラッチ回路に関するも
のである。

Ｂ、開示の概要 この発明により開示されるのはラッチ回路である。この
ラッチ回路はレベル感知走査用に設計されたラッチ（Ｌ
　Ｓ　Ｓ　Ｄ）として機能する。すなわち、このラッチ
回路は走査機能を有している。しかし、このラッチ回路
の走査機能は単一のクロック線に関連して実行される。

さらに、このラッチ回路はＤ型ラッチとして機能する。

すなわち、その出力はクロック線からクロック・パルス
が入力されたときに状態が変更される。そのため、この
発明のラッチ回路は（走査機能をもつ）ＬＳＳＩ）型ラ
ッチ回路及び（単一クロック線の）Ｄ型ラッチ回路それ
ぞれのすべての長所を併せ持つとともに、これら従来の
ラッチ回路の欠点をまぬがれている。

Ｃ０従来技術 最近のコンピュータ・システムで使用される集積回路に
は複数のラッチ回路が含まれている。そして、このラッ
チ回路は走査機能をもつ必要がある。というのは、もし
ラッチ回路が走査機能を有するなら、その走査機能が利
用されるとき、そのラッチ回路の２進状態が読み出され
別のラッチ回路の２進状態とともにレジスタに格納され
る。すると、このレジスタの内容は読み出されて、ラッ
チ回路の２進状態を正しい２進状態の組と比較する為に
表示スクリーン上に表示することができる。

こうして、誤ったデータが容易に検出される。

ここで第５ａ図と第５ｂ図に基づき従来の典型的なラッ
チ回路について説明する。第５ａ図において、ラッチＬ
２はラッチＬ１の出力に接続され、ラッチＬ３はラッチ
Ｌ２の出力に接続され、ラッチＬ４はラッチＬ３に接続
され、ラッチＬ５はラッチＬ４の出力に接続され、ラッ
チＬ６はラッチＬ５に接続されている。そして、走査デ
ータはラッチＬ１に入力される。また、信号ＩＩ　Ａ　
ＩＩはラッチ■、１、Ｌ　３及びＬ５の入力端子に電圧
を与え、信号１１Ｂ″′はラッチＬ２、Ｌ４及びＬ６の
入力端子に電圧を与える。さらに、ラッチＬ６の出力は
レジスタの入力に接続されている。このレジスタは、そ
の内容を読み出しＣＲＴ上に表示するための回路に接続
されている。第５ｂ図は信号Ａ及びＢの電圧波形を示す
図である。

さて、第５ａ図の回路に第５ｂ図の電圧波形を入力した
場合の作用を説明しよう。このとき、ラッチＬ１には、
その内容をあられす２進ビツトが格納されていると仮定
する。すると、最初のＢ信号パルスに応答して、その２
進ビツトはラッチＬ２へ移動する。さらに、最初のＡ信
号パルスに応答して、その２進ビツトはラッチＬ３へ移
動する。

次に、第２のＢ信号パルスに応答して、その２進ビツト
はラッチＬ４へ移動する。次に第２のＡ信号パルスに応
答してその２進ビツトはラッチＬ５へ移動する。次に第
３のＢ信号パルスに応答してその２進ビツトはラッチＬ
６へ移動する。次に第３のへ信号パルスに応答してその
２進ビツトはレジスタのＩＩ　Ｉ　＋１位置へ移動する
。このとき、ラッチＬ２〜Ｌ６の内容をあられす他の２
進ビツトは、それと同様にして既にレジスタに入力され
ている。

それゆえ、レジスタには、ラッチＬ１〜Ｌ６の内容をあ
られす２進ビツトのすべてが格納されている。こうして
、その２進ビツトを調べてラッチＬ１〜Ｌ６の動作状態
を判断するために、レジスタの内容をチェックすること
が可能となる。

従来のこの種の典型的なラッチは、いわゆる極性保持の
レベル感知走査用に設計された（ＬＳＳＤ）ラッチであ
る。このＬＳＳＤラッチは走査機能を有しているが、そ
の走査機能を実行させるためには複数本のクロッグが使
用される。しかし、これらの各々のクロック線は集積回
路のチップ上に配置されなくてはならないので、クロッ
ク線が複数本あることは開発設計者の見地から好ましく
ない。すなわち開発設計者にとって好ましいのは単一の
クロック線を使用することである。

従来から知られている別のタイプのラッチとしてｒｒ　
Ｄ　ＩＩ型クラッチある。このＤ型ラッチは、うツチを
制御するためのクロック・パルスに対してエツジ感知性
であり、すなわちラッチの２進状態がラッチ制御用クロ
ック・パルスの前端に応答して変化するので、開発設計
者の見地から好ましい。

Ｄ型ラッチの別の好ましい特徴は、入力データを現在の
値にロックし、そのあとすぐにロックされたデータを出
力ラッチに転送することである。従って、入力データ状
態では、データはそのあとの変化に応答して変えること
ができない。Ｄ型ラッチのさらに別の好ましい特徴は、
その機能の実行のために唯一のクロックしか使用しない
ことである。しかし、Ｄ型ラッチの主な欠点は、上述し
た走査機能を持たないことである。それゆえ、走査機能
を用いてＤ型ラッチの内容をチェックし検証することは
不可能である。

ラッチを動作させる際にクロックを与えることは重要で
ある、というのはクロックによりラッチ機能が制御され
るからである。しかし、ラッチ機能を制御するために複
数のクロックが使用されるときには、いわゆる゛′スキ
ュー′″という別の問題が生じる。

クロックのスキューは、走査モードで動作させる際に問
題となる。すなわち、走査モードでは。

第５ａ図のレジスタ中に記憶されるべきラッチからの２
進データが直列に配置された次のラッチ中に記憶されな
くてはならない。しかるに、このデータの記憶はクロッ
ク線を介してクロック・パルスを受けとることに依存し
ている。例えば、次に配列されたラッチ中で２進１１１
　ＩＩを記憶する用意があるが（クロック・パルス発生
回路に関連するさまざまの状態のため）クロックパルス
が受は取られない場合、ラッチには２進１′１”が格納
されない。そして、クロック・パルスが受は取られると
、その２進″１”は２進ＩＩ　ＯＩＩに変化しているか
もしれない。この場合、次に配列されたラッチには２進
″０”が記憶されることになる。結局。

上述した第５ａ図の典型的なラッチ走査装置のレジスタ
には誤ったデータが格納されてしまう。

そこで、ＬＳＳＤタイプのラッチを接続することにより
、Ｄ型のラッチに走査機能を持つように変更されたもの
が知られている。しかし、このように再構成されたラッ
チはＬＳＳＤラッチと接続されシステムを動作させるた
めに必要な多重クロック線を有している。しかし、クロ
ック線が複数本であることは、集積回路技術を利用して
ラッチ回路を実現することがより難しくなるため、開発
設計者の見地から望ましくない。その上、多重クロック
線に入力されるクロック・パルスの発生とそのタイミン
グとがもし厳密に制御されないならば、クロックのスキ
ューという問題が依然として存在することになる。

Ｄ９発明が解決しようとする問題点 この発明の目的は、ＬＳＳＤタイプのラッチの長所とＤ
タイプのラッチの長所を併せ持つとともに、その両タイ
プの短所を解決したラッチ回路を提供することにある。

この発明の別の目的は、走査機能をもつとともにタロツ
ク線の数を最小限に抑え、以だ多重クロック線を使用し
た場合に生じるスキューを補正できるようなラッチ回路
を提供することにある。

Ｅ１問題点を解決するための手段 本発明に基づくラッチ回路は次のような機能を備えてい
る： ｅｌ、Ｄタイプのラッチに対応するロック及び切換（ｓ
ｔｅｅｒｉｎｇ　）機能 ｅ２．Ｄタイプのラッチに対応する単一クロック ｅ３．ＬＳＳＤタイプのラッチに対応する走査機能 ｅ４．走査モードの間に走査機能を利用する場合の走査
データの選択、またはシステムモードの間に走査機能を
利用しない場合のシステムデータの選択のための新規な
データ選択機能 システム動作モードの間は、ラッチ回路が人力データ状
態を選択し、出力ラッチの入力に対して入力データ状態
を切換え、単一のクロック線を介して送られてきたタロ
ツク・パルスに応答してそのラッチのデータ入力のそれ
以降の状態変化に感知しないようにするために、クロッ
ク線がプラスになったときに、出力ラッチの人力にあら
れれた入力テータ状態を、そのラッチが有していた値に
ロックする。この入力データはシステム動作モートの間
に出力ラッチに自動的に転送される。というのは、シス
テムゲートを介して常時パルスが送られているからであ
る。

一方、走査モートの間は、出力ラッチの入力にあられれ
た入力データ状態が、システム動作モードの間に行なわ
れたようにしてロックされる。しかし、走査モードの間
は、タロツクパルスの導通期間にシステムゲートを介し
て伝達される走査パルスに応答してラッチ回路が入力デ
ータを出力ラッチに転送する。こうして、出力ラッチの
以前の２進状態が変更される。そして、走査パルスが入
力されなくなると、クロックパルスは、いわゆるクロッ
ク・スキューを補償するのに十分な期間、クロック・パ
ルスが継続可能となる。また、クロック・パルスが加え
られない場合は、上述したような切換と出力ラッチに対
する転送とをさらに行うために、入力データがさらに選
択可能である。

Ｆ、実施例 ｆｌ、本発明のラッチ回路の概要ブロック図第１図は１
本発明のラッチ回路の概要ブロック図である。第１図に
おいて、ラッチ回路は選択、切換＆ロン９手段１０と、
出力ラッチ３０と１選択、切換＆ロン９手段１０と出力
ラッチ３０との間に介在配置された転送用ゲート２０と
から成る。

ｆ２．動作の概要 第１図のラッチ回路がシステム動作モートで機能を行う
間は、選択、切換＆ロン９手段１０がシステムデータ入
力線からシステムデータを受は取りまたは選択して、シ
ステムデータを出力ラッチ３０の入力へ切換え、そして
クロック線がプラスになると、出力ラッチ３０の入力に
あらわれるシステムデータが、クロック線がプラスにな
ったときに選択、切換＆ロン９手段１０が有していた値
にロックされる。また、システムデータ入力線がマイナ
ス状態に切換わったときは、出力ラッチ３０の入力にあ
らわれるシステムデータが、出力ラッチ３０の入力から
出力ラッチ３０へ直ちに転送される。そうしてクロック
線がプラスになったとき、システムデータの２進状態値
は、システムデータ入力線ｌ−にあらわれるシステムデ
ータの２進状態の変化にも拘らず、クロック線がマイナ
スになることが許容されるまでロックされ、あるいは固
定されたままである。尚、選択、切換＆ロン９手段】０
がクロック線から送られてくるタロツクパルスに応答し
てロック機能を行うことに注意されたい。この発明の一
つの特徴によれは、このクロック線はラッチ回路によっ
て利用される唯一のクロック線である。

さて、走査モードの間には、選択、切換＆ロン９手段１
０が走査データ入力線から走査データを選択し、その走
査データを記憶し、出力ラッチ３０の入力に対して走査
データを操舵する。そしてクロック線がプラスになると
、選択、切換＆ロン９手段１０は、出力ラッチ３ｏの入
力に電圧を与えている走査データを、クロック線がプラ
スになったときに選択、切換＆ロン９手段１０が有して
いた値にロックする。クロック線がプラスである間は、
システムゲートがマイナスになることが許容される。そ
して、走査データは、出カラツーｙ３０の入力で出力ラ
ッチ３０に転送される。従って、出力ラッチ３０の出力
の２進状態が変更される。

システムゲートがマイナスであるときは、ラッチ回路は
システム動作モードの期間中に機能を実行する。またシ
ステムゲートがプラスであるときは、ラッチ回路は走査
モードの間に機能を実行する。

転送ゲート２０はシステムゲートに接続されており、シ
ステム動作モードの間は、出力ラッチ３０の入力にあら
われるシステムデータを出力ラッチ３０に転送すること
を許容し、走査モードの間は、出力ラッチ３０の入力に
あらわれる走査データを出力ラッチ３０に転送すること
を許容する。

ｆ３．詳細なブロック図 第２図は、第１図のブロック図の一実施例としての詳細
なブロック図である。

第２図において、選択、切換＆ロン９手段１゜は次のよ
うな素子からなる。先ず、アンド反転（ＡＩ）回路１０
ａは入力ピン１．２及び３を備えている。そして、シス
テムデータはＡ１回路１０ａの入力ピン２に入力される
。Ａ１回路１０ｂもまた入力ピン１．２及び３を備えて
いる。そして走査データはＡ１回路１０ｂの入力ピン２
に入力される。反転（Ｎ）回路１０ｃの入力端子はＡ１
回路１０ｂのピン３に入力される。尚、Ｎ回路１０ｃの
入力端子は″−システムゲート”とラベル付けされてい
る。Ｎ回路１０ｃの出力端子はＡ１回路１０ａのピン３
に接続されている。

ＡＩＮ回路１０ｃ入力ピン１．２及び３を備えている。

Ａ１回路１０ａ及び１０ｂの出力端子はＡＩＮ回路１０
ｃピン２に接続されている。ＡＩＮ回路１０ｃ出力端子
はＡ１回路１０ａのピン１とＡ１回路１０ｂのピン１と
に接続されている。

Ａ１回路１０ｅは入力ピン１及び２を有している。

ＡＩＮ回路１０ｃ入力ピン１はＡ１回路１０ａ及び１０
ｂの出力端子に接続されている。ＡＩＮ回路１０ｃ入力
ピン１及び２を有している。ＡＩＮ回路１０ｃ入力ピン
２はＡＩＮ回路１０ｃ出力端子に接続されている。パ＋
クロック″とラベル付けされたクロック線はＡＩＮ回路
１０ｃび１０ｆのピン１に接続されている。ＡＩＮ回路
１０ｃ出力端子はＡＩＮ回路１０ｃピン３とＡＩＮ回路
１０ｃピン２とに接続されている。また、ＡＩ回路］、
　Ｏｄのピン２とピン３、Ｎ回路１０ｃの出力端子、Ａ
ＩＮ回路１０ｃピン２、及び上述したクロック線、の各
々は転送ゲート２０を介して出力ラッチ３０に接続され
ている。

第２図において、出力ラッチ３０は次の素子から成って
いる。先ＡＩ回路３０ａは入力ピン１．２．３及び３を
備えている。ＡＩＮ回路３０ｃピン１はＡＩＮ回路１０
ｃ入力ピン２に接続されている。ＡＩＮ回路３０ｃピン
２はＡＩＮ回路１０ｃ入力ピン３に接続されている。Ａ
ＩＮ回路３０ｃピン３はＮ回路１０ｃの出力に接続され
ている。

ＡＩＮ回路３０ｃピン４はクロック線１′＋クロツク″
に接続されている。ＡＩＮ回路３０ｃ入力ピン１．２及
び３を備えいてる。ＡＩＮ回路３０ｃ入力ピン１はＡＩ
Ｎ回路３０ｃ接合点２０ａを形成する入力ピン３に接続
されており、その接合点２０ａはＮ回路１０ｃの出力に
接続されている。

ＡＩＮ回路３０ｃ入力ピン２はＡＩＮ回路１０ｃ入力ピ
ン２に接続されている。ＡＩＮ回路３０ｃ入力ピン３は
クロック線“＋クロック″に接続されている。ＡＩＮ回
路３０ｃ出力端子はＡＩＮ回路３０ｃ出力端子に接続さ
れている。ＡＩＮ回路３０ｃ出力端子は３０ａの出力端
子に接続されている。ＡＩＮ回路３０ｃ入力端子はＡＩ
Ｎ回路３０ｃ出力端子に接続されている。ＡＩＮ回路３
０ｃ入力端子はＡＩＮ回路３０ｃ出力端子に接続されて
いる。

転送ゲート２０は接合点２０ａを備えている。

従って、接合点２０ａは転送ゲート２０の機能を果たす
。

さて、２つの入力ピンをもつＡＩ回路の真理値表は次の
とおりである： 表　　■ また、３つの入力ピンをもつＡＩ回路の真理値表は次の
とおりである： 表　　■ 尚、４つの入力ピンをもつＡＩ回路の真理値表も同様に
して示されるのであって、すなわち入力が１１１１であ
るときのみ出力がＯになり、入力が１１１１以外のとき
は出力が１になる。

ｆ４．第２図のブロック図の動作 第３ａ図及び第３ｂ図には、第２図の回路における電圧
波形の変化の例が示されている。第３ａ図は、第２図の
ラッチ回路がシステムモードで動作しているときに得ら
れる波形である。第３ｂ図は、第２図のラッチ回路が走
査モードで動作しているときに得られる波形である。

詳しい説明を行う前に、第２図のラッチ回路がロック機
能を実行する方法を概括的に述へておく方が好ましいで
あろう。そこで要約すると、この発明のラッチ回路のロ
ック機能は、クロック線がプラスになり、走査データま
たはシステムデータ、及び回路］、　ＯｂまたはｌＯａ
への入力の各々がプラスであるときＡＩＮ回路３０ｃピ
ン１及び２がマイナスであることを保証し、且つクロッ
ク線がプラスになり走査データまたはシステムデータ、
及び回路１０ｂまたは１０ａへの人力の各々がマイナス
であるときＡＩＮ回路３０ｃピン】及び２がプラスであ
ることを保証することにより実行される。ＡＩＮ回路１
０ｃび１０ｂのピン１が、クロック線への電圧の印加に
応答してマイナスであるとき回路３０ａのピン１及び２
はプラスである。

回路３０ａのピン２がマイナスであるか、ト述の状態に
応して回路１０ａ及び１０ｂのピン１がマイナスである
とき、出力ラッチ３０（特に回路３０ａ）の出力状態は
、入力システムまたは走査データの状態の変化に拘らず
ロックされる。

さらにまた、詳しい説明を行う前に、第３ｂ図において
ＩＩ　Ａ　Ｌ’、“Ｂ　ＩＩ、ＩＩ　ＣＩＩ　、　　Ｉ
Ｉ　Ｄ　ＩＩ、ＩＩ　Ｆ　ＩＩとそれぞれラベル付けし
た時間間隔の関連についても概括的に述べておく方が好
ましいであろう。

間隔ｒｒ　Ａ　ＩＴ〜ＩＩ　Ｅ　ＩＩはシステム設計者
の制御を受ける値であり１次のような意味を有している
。先ず間隔ＩＩ　Ａ　ＩＩはクロック線の立ち上がりま
でのシステムゲートの立ち上がりのスキューをあられす
。

間隔ＩＩ　Ｂ　Ｔｒはクロック線の立ち上がりからのシ
ステムゲートの立ち上がりのスキューをあられす。

間隔ＩＩ　Ｃ＃は転送パルス幅をあられす。間隔ＩＩ　
Ｄ　ＩＩはシステムゲートのリリース時間をあられす。

そして１間隔ｕ　Ｆ　ＩＩはクロックのリリース時間と
立ち上がり時間のスキューをあられす。

こうして、次に詳しい動作の説明に移行する。

先ず、ここで注意しておきたいことは、″プラス”と′
″２進１″、及び″マイナス”と１′２進０”とがそれ
ぞれ同じ意味をあられす、ということである。

ｆ４１．システム動作モード システム動作モードの間は、″システムデータ入力″端
子を介してシステムデータが第３図のラッチ回路を作動
させる。このときシステムゲートはマイナスである。そ
の結果、Ｎ回路１０ｃの機能により、ＡＩＮ回路１０ｃ
ピン３にはプラスの信号を入力される。その回路１０ａ
のピン２にはプラスのシステムデータが入力される。そ
の回路１０ａのピン１にはプラスの信号が入力される、
というのはそのピン１がＡＩＮ回路１０ｃ出力に接続さ
れているからである。そして、この時点でクロック線が
マイナスであるからＡＩＮ回路１０ｃ出力はプラスであ
る。こうして、ＡＩＮ回路１０ｃピン１．２及び３がプ
ラスであるから、回路１０ａの出力にあらわれるシステ
ムデータは回路１０ａの出力へとゲートされる。この結
果、ＡＩＮ回路１０ｃ出力にはマイナスの信号があられ
れる。それゆえ、システムデータがプラスであるなら、
ＡＩＮ回路１０ｃピン２にはＡＩＮ回路１０ｃマイナス
の出力が加えられる。ＡＩＮ回路１０ｃピン２はＡＩＮ
回路３０ｃピン１に接続されているので、このマイナス
の信号はＡＩＮ回路３０ｃピン１に加えられる。この時
点で、クロック線が依然としてマイナスであるので、も
しシステムデータに状態の変化が生じたならば、その変
化したシステムデータがＡＩＮ回路１０ｃ通ってゲート
され、そのゲートされたシステムデータはＡＩＮ回路１
０ｃピン２とＡＩＮ回路３０ｃピン１とに入力される。

しかし、クロック線がプラスになるとき、Ａ１回路１０
ｄのピン１がプラスである。

回路１．　Ｏｄのピン２は、ＡＩ回路１０ａを介してゲ
ートされたシステムデータにより、既にマイナスである
。ＡＩ回路１０ｄのピン３は次の理由によりマイナスで
ある：先ずＡＩ回路１０ａのマイナス出力がＡＩ回路１
０ｅのピン１まで導通している。それゆえ、ＡＩ回路１
０ｅの出力はプラスでなくてはならない。このプラス出
力はＡＩ回路３０ｂのピン２に導通している。そして、
ＡＩ回路１０ｅのプラス出力がＡＩ回路１０ｆのピン２
に導通し、クロック線がプラスであるので、ＡＩ回路１
０ｆの出力はマイナスである。このマイナス出力はＡＩ
回路１０ｄのピン３に導通している。

クロック線がプラスであるので、回路１０ｄのピン２が
マイナスであり、回路１０ｄのピン３がマイナスであり
、回路１０ｄの出力がプラスである。

プラスの状態にある回路１０ｄの出力はＡＩ回路１０ａ
のピン１をプラス状態に保つはたらきを行う。上で述べ
たように、回路１０ｄのピン３はマイナスである。そし
て、回路１０ｄのピン３は回路３０ａのピン２に接続さ
れているので、回路３０ａのピン２もマイナスである。

それゆえ、回路３０ａのピン１及び２はマイナスである
。もしシステムデータが別の状態、すなわちマイナスに
変化するならば１回路３０ａのピン１はプラスに変化す
る。しかし、クロック線がプラスになるとき、回路３０
ａのピン２はシステムデータの状態変化に拘らずマイナ
ス状態を維持する。というのは、回路１０ｆの出力が、
回路１０ａの出力のプラス状態への変化にも拘らずマイ
ナス状態を維持するからである（これは、回路１０ｅの
ピン２がマイナス状態を維持することによる。） Ａ　Ｉ　回Ｍ３０　ａのピン２がマイナス状態を維持す
るので、クロック線がプラスになったとき、Ａ１回路３
０ａの出力が、クロック線がプラスになった時点でＡ１
回路３０ａが有していた値であるプラス状態にロックさ
れる。回路３０ａの出力はシステムデータのその後の変
化に拘らずプラス状態にロックされる。そしてシステム
データがプラスであるとき、これは本発明のラッチ回路
により実行されるロック機能の一つの定義状態である。

システムデータがマイナスであるとき、ＡＩ回路１０ａ
の出力がプラスであり、このプラス出力はＡ１回路３０
ａのピン１に導通している。しかし、回路１０ａのプラ
ス出力は回路１０ｅのピン１に導通している。そして、
回路１０ｅのピン２がプラスであるので、回路１０ｅの
出力はマイナスである。さらに、回路１０ｆのピン２に
は回路１０ｅの出力が接続され、回路１０ｅの出力はマ
イナスであるため、回路１０ｆの出力はプラスでなくて
はならない。このプラス出力は回路１０ｄのピン３及び
回路３０ａのピン２と導通している。

すると、クロック線がプラスになったとき１回路］、　
Ｏｄの出力がマイナスになり、このマイナス出力が回路
１０ａのピン１にフィードバックされる。

回路１．　Ｏａのピン１はマイナスであるため、回路１
０ａの出力は、回路１０ａに入力されるシステムデータ
の２進状態に拘らず常にプラスでなくてはならない。そ
れゆえ、回路３０ａのピン１はその２進状態を維持する
ことになる。このとき、システムゲートがマイナスであ
ることが仮定されているので、回路３０ａのピン３がプ
ラスであり。

クロック線がプラスであるので回路３０ａのピン４がプ
ラスである。それゆえ１回路３０ａの出力はマイナスへ
変化することになる。

クロック線がプラスになったとき、システムデータの状
態の変化に拘らず、回路１０ａのピン１上に存在するマ
イナス状態により、回路３０ａの出力がマイナスにロッ
クされることになる。回路１０ａのピン１上のこのマイ
ナス状態により、回路３０ａのピン２がプラスである間
に回路３０ａのピン１がプラスであることが保証され、
以て回路３０ａの出力がマイナス状態にロックされる。

システムデータがマイナスであるとき、これは本発明の
ラッチ回路により実行されるロック機能の別の定義状態
である６ 尚、回路３０ａのピン１の２進状態がマイナスであると
き回路３０ｂのピン２の２進状態がプラスであり、その
逆も成立することに注意されたい。

このことは、本発明のラッチ回路により実行される切換
機能の例示である。

ｆ４２．走査モード 走査モードの間は、システムデータ入力がプラスである
。回路１０ｂに入力される走査データがプラスであると
仮定すると、回路１０ｂの出力はマイナスである、とい
うのは回路１０ｂのピン１がプラスであり且つ回路１０
ｂのピン３がプラスである、ということが仮定されてい
るからである。

また、システムゲートが初期状態でプラスであるので回
路１０ｂのピン３がプラスであり、これにより走査デー
タを回路１０ｂを介してゲートすることが可能となる。

プラス状態にあるシステムゲートは、クロック線がプラ
スになるとき（システムゲートはクロック線がプラス状
態に変化したあとで再びマイナス状態に変化することに
なる）出力ラッチ３０が変化するのを防止する働きを行
う。

それゆえ、回路１０ｄのピン２上と回路３０ａのピン１
上とにマイナスがあられれる。この時点で、クロック線
はマイナスである。このため、回路１０ｄのピン１はマ
イナスである。回路１０ｄのピン１及び２がマイナスで
あるので、回路１０ｄの出力はプラスでなくてはならな
い。このプラス出力は回路１０ｂのピン１にフィードバ
ックされる。

回ｊｌｌｏｂのマイナス出力は回路１０ｅのピン１に導
通している。それゆえ、回路ｆｏｅの出力はプラスでな
くてはならない。このプラス出力は回路１０ｆのピン２
と導通している。このとき、タロツク線が依然としてマ
イナスであるので、回路１０ｄのピン３及び回路３０ａ
のピン２とに導通する回路１０ｆからプラスが生起され
る。しかし、クロック線がプラスになるとき、回路１０
ｆのピン１がプラスであり、そして回路］、　Ｏｆの出
力がマイナスになる。このマイナス出力は回路３０ａの
ピン２（とともに回路１０ｄのピン３）に導通している
。回路３０ａのピン１がマイナスになるとき、回路３０
ａの出力がプラスになる。回路３０ａのピン２がプラス
であったとき、走査データの２進状態中のその後の変化
は回路３０ａの出力状態を変化させたであろう。しかし
、回路３０ａのピン２もまたクロック線のプラス状態へ
の変化に応答してマイナスになったとき、回路３０ａの
出力は走査データの２進状態のそのあとの変化に拘らず
プラス状態にロックされたのである。

それゆえ、クロック線がプラスになるとき、回路３０ａ
のピン２がマイナス状態に変化し、回路３０ａの出力は
、ＡＩ回路１０ｂに入力される走査データの２進状態の
そのあとの変化に拘らずプラス状態にロックされる。

ここで、回路１０ｂに入力される走査データがマイナス
に変化すると仮定しよう。すると、回路１０ｂの出力は
プラスになる。このプラス出力は回路１０ｄのピン２と
、回路３０ａのピン１とに導通している。回路１０ｂか
らのプラス出力はさらに回路１０　ｅのピン１に導通し
ている。回路１０ｅのピン２もまたプラス（クロック線
はマイナスであり、それゆえ回路１０ｆの出力はマイナ
スである）であるため、回路１．　Ｏｅの出力はマイナ
スである。このマイナス出力は回路１０ｆのピン２と、
回路３０ｂのピン２とに導通している。この時点でクロ
ック線がマイナスなので、回路１０ｆのピン１はマイナ
スである。それゆえ５回路】Ｏｆの出力はプラスであり
、このプラス出力は回路１０ｄのピン３と、回路３０ａ
のピン２とに導通している。この時点でもしクロック線
がプラスになると、回路１０ｄのピン１がプラスに変化
する。そして、回路１０ｄのピン１．２及び３がプラス
であるので、回路１０ｄの出力はマイナスであり、この
マイナス出力は回路１０ａのピン１と、回路１０ｂのピ
ン１とにフィードバックされる。

回路１０ｂのピン１上にあらわれるこのマイナス状態に
より、回路１０ｂの出力をプラスにロックすることが保
証される。回路１０ａの出力は回路３０ａのピン１に接
続されているので、クロック線がプラスになるときは、
回路３０ａのピン】がプラス状態にロックされる。また
、回′＆＠ｌｏｆの出力がプラス状態にロックされてい
るので（回路１０ｂのピン１がマイナスにロックされて
いるので回路１０ｆの出力がプラスにロックされ、これ
により回路１０ｂの出力を、走査データの２進状態に拘
わずプラスに設定する作用が行なわれる）、回路３０ａ
のピン２がプラス状態にロックされる。

このことは、本発明のラッチ回路によって実行されるロ
ック機能の別の定義状態である。この時点で、クロック
線はプラスであるので回路３０ａのピン４はプラスであ
る。しかし、この時点でシステムゲートが依然としてプ
ラスであるので、回路３０ａのピン３はマイナスである
。システムゲートがマイナスであるとき、回路３０ａの
ピン３がプラスであるので回路３０ａの出力はマイナス
である。それゆえ、クロック線が既にプラスである間に
システムゲートがマイナスになると、回路３０ａの出力
はマイナス状態に変化する。

ｆ５．他の実施例 第４図は、第１図のブロック図を具体化した別の実施例
を示す図である。第４図の回路は第２図の回路にかなり
類似しているので、同一の構成については同一のラベル
を付し説明を省くことにする。

第４図の回路は、次に示す点を除いては第２図の回路と
同一である。すなわち、（１）クロック線がＡＩ回路３
０ａ及び３０ｂに接続されていない。（２）ＡＩ回路１
０ｆの出力がＡＩ回路３０ａの入力に接続されておらず
、回路１０ｄの出力がＡＩ回路３０ｄの入力に接続され
ている。（３）ＡＩ回路１０ｆの出力がＡＩ回路３０ｃ
の入力に接続されている。（４）回路１０ｄのピン２が
回路３０ａのピン１に接続されていない、（５）回路１
０ｆのピン２が回路３０ｂのピン２に接続されていない
。（６）回路３０ａの出力が回路３０ｂの入力と回路３
０ｃの入力とに接続されている。

（７）回路３０ｂの出力が回路３０ａの入力と回路３０
ｄの入力とに接続されている。（８）Ｎ回路１０ｃに入
力されるシステムゲートが″プラス″システムゲートで
あって第２図に示すような“マイナス″システムゲート
でない。以上の結果として、出力ラッチ３０の入力に存
在するデータを出力ラッチに転送するためには、転送ゲ
ート２０ａがマイナスでなくてはならない。

第４図の回路の動作は、第２図の回路の動作と本質的に
は同一である。しかし、第４図の回路は第２図の回路よ
りもハードウェアの量が低減されているので、第２図の
回路よりも動作速度が低速である。

Ｇ０発明の効果 以上のように、この発明によれば、単一のクロック線で
作動しＤ型ラッチの機能と走査機能とを有するラッチ回
路が提供されるので、回路の構成が簡単になって設計が
容易になるとともに、クロック線のスキューの問題を解
決し走査モードにおける誤動作を防止することができる
。

【図面の簡単な説明】

第１図は、本発明のラッチ回路の概要ブロック図、 第２図は、本発明のラッチ回路の詳しいブロック図、 第３ａ図は、第２図のラッチ回路において、システムモ
ートの電圧波形図、 第３ｂ図は、第２図のラッチ回路において、走査モード
の電圧波形図、 第４図は、第２図とは別の実施例のラッチ回路のブロッ
ク図、 第５ａ図は、従来の典型的なラッチ回路のブロック図、 第５ｂ図は、第５ａ図の回路を作動させるための多重ク
ロック線を示す図である。 ３０・・・・出力ラッチ回路、１ｏ・・・・選択、切換
及びロック手段、２０・・・・転送ゲート。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 本発明のラッ十回路 第１０ １択、切換 ＆口・／り手段１０ Ａ１　　了〉ト反１反日路 Ｎ　瓦転回路 詳しいブロック２ ］石ｐ丁−−−−二−下−二−−二 電ＩＥＩ形 第３ａ図 電圧液形 第３ｂ図

Claims (2)

【特許請求の範囲】
1. （１）（ａ）２進値を入力して保持するための出力ラッ
   チ回路と、 （ｂ）入力データ線とシステムゲート線とクロックとを
   もち、該システムゲート線からのパルスに応答して該入
   力データ線からのデータを上記出力ラッチ回路の入力を
   切換え、上記クロック線からのクロックパルス列に所定
   の変化が生じたことに応答して、上記出力ラッチ回路の
   入力にあらわれる２進状態を、保持していた値にロック
   するための選択、切換及びロック手段と、 （ｃ）上記クロックパルスが所定の状態にある期間に、
   上記システムゲート線を介して伝達されたパルスに応答
   して、上記出力ラッチ回路の入力から上記出力ラッチ回
   路の出力ヘデータを伝達するために、上記選択、切換及
   びロック手段を上記出力ラッチ回路に接続する転送ゲー
   ト、 とを具備するラッチ回路。
2. （２）上記クロック線が単一のクロック線からなる特許
   請求の範囲第（１）項に記載のラッチ回路。