JPH0411124B2 - - Google Patents

Description

【発明の詳細な説明】

以下の順序で本発明を説明する。 Ａ 産業上の利用分野 Ｂ 開示の概要 Ｃ 従来技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段 Ｆ 実施例 f1 本発明のラツチ回路の概要ブロツク図（第
１図） f2 動作の概要 f3 詳細なブロツク図（第２図） f4 第２図のブロツク図の動作 f41 システム動作モード f42 走査モード f5 他の実施例のブロツク図（第４図） Ｇ 発明の効果 Ａ 産業上の利用分野 この発明はコンピユータ・システムに使用する
ためのラツチ回路に関し、特にスキユーを補正し
た走査機能をもつエツジ感知性の単一クロツク・
ラツチ回路に関するものである。 Ｂ 開示の概要 この発明により開示されるのはラツチ回路であ
る。このラツチ回路はレベル感知走査用に設計さ
れたラツチ（LSSD）として機能する。すなわ
ち、このラツチ回路は走査機能を有している。し
かし、このラツチ回路の走査機能は単一のクロツ
ク線に関連して実行される。さらに、このラツチ
回路はＤ型ラツチとして機能する。すなわち、そ
の出力はクロツク線からクロツク・パルスが入力
されたときに状態が変更される。そのため、この
発明のラツチ回路は（走査機能をもつ）LSSD型
ラツチ回路及び（単一クロツク線の）Ｄ型ラツチ
回路それぞれのすべての長所を併せ持つととも
に、これら従来のラツチ回路の欠点をまぬがれて
いる。 Ｃ 従来技術 最近のコンピユータ・システムで使用される集
積回路には複数のラツチ回路が含まれる。そし
て、このラツチ回路は走査機能をもつ必要があ
る。というのは、もしラツチ回路が走査機能を有
するなら、その走査機能が利用されるとき、その
ラツチ回路の２進状態が読み出され別のラツチ回
路の２進状態とともにレジスタに格納される。す
ると、このレジスタの内容は読み出されて、ラツ
チ回路の２進状態を正しい２進状態の組と比較す
る為に表示スクリーン上に表示することができ
る。こうして、誤つたデータが容易に検出され
る。 ここで第５ａ図と第５ｂ図に基づき従来の典型
的なラツチ回路について説明する。第５ａ図にお
いて、ラツチＬ２はラツチＬ１の出力に接続さ
れ、ラツチＬ３はラツチＬ２の出力に接続され、
ラツチＬ４はラツチＬ３に接続され、ラツチＬ５
はラツチＬ４の出力に接続され、ラツチＬ６はラ
ツチＬ５に接続される。そして、走査データはラ
ツチＬ１に入力される。また、信号“Ａ”はラツ
チＬ１，Ｌ３及びＬ５の入力端子に電圧を与え、
信号“Ｂ”はラツチＬ２，Ｌ４及びＬ６の入力端
子に電圧を与える。さらに、ラツチＬ６の出力は
レジスタの入力に接続されている。このレジスタ
は、その内容の読み出しCRT上に表示するため
の回路に接続されている。第５ｂ図は信号Ａ及び
Ｂの電圧波形を示す図である。 さて、第５ａ図の回路に第５ｂ図の電圧波形を
入力した場合の作用を説明しよう。このとき、ラ
ツチＬ１には、その内容をあらわす２進ビツトが
格納されていると仮定する。すると、最初のＢ信
号パルスに応答して、その２進ビツトはラツチＬ
２へ移動する。さらに、最初のＡ信号パルスに応
答して、その２進ビツトはラツチＬ３へ移動す
る。次に、第２のＢ信号パルスに応答して、その
２進ビツトはラツチＬ４へ移動する。次に第２の
Ａ信号パルスに応答してその２進ビツトはラツチ
Ｌ５へ移動する。次に第３のＢ信号パルスに応答
してその２進ビツトはラツチＬ６へ移動する。次
に第３のＡ信号パルスに応答してその２進ビツト
はレジスタの“１”位置へ移動する。このとき、
ラツチＬ２〜Ｌ６の内容をあらわす他の２進ビツ
トは、それと同様にして既にレジスタに入力され
ている。それゆえ、レジスタには、ラツチＬ１〜
Ｌ６の内容をあらわす２進ビツトのすべてが格納
されている。こうして、その２進ビツトを調べて
ラツチＬ１〜Ｌ６の動作状態を判断するために、
レジスタの内容をチエツクすることが可能とな
る。 従来のこの種の典型的なラツチは、いわゆる極
性保持のレベル感知走査用に設計された
（LSSD）ラツチである。このLSSDラツチは走査
機能を有しているが、その走査機能を実行させる
ためには複数本のクロツクが使用される。しか
し、これらの各々のクロツク線は集積回路のチツ
プ上に配置されなくてはならないので、クロツク
線が複数本あることは開発設計者の見地から好ま
しくない。すなわち開発設計者にとつて好ましい
のは単一のクロツク線を使用することである。 従来から知られている別のタイプのラツチとし
て“Ｄ”型ラツチがある。このＤ型ラツチは、ラ
ツチを制御するためのクロツク・パルスに対して
エツジ感知性であり、すなわちラツチの２進状態
がラツチ制御用クロツク・パルスの前端に応答し
て変化するので、開発設計者の見地から好まし
い。Ｄ型ラツチの別の好ましい特徴は、入力デー
タを現在の値にロツクし、そのあとすぐにロツク
されたデータを出力ラツチに転送することであ
る。従つて、入力データ状態では、データはその
あとの変化に応答して変えることができない。Ｄ
型ラツチのさらに別の好ましい特徴は、その機能
の実行のために唯一のクロツクしか使用しないこ
とである。しかし、Ｄ型ラツチの主な欠点は、上
述した走査機能を待たないことである。それゆ
え、走査機能を用いてＤ型ラツチの内容をチエツ
クし検証することは不可能である。 ラツチを動作させる際にクロツクを与えること
は重要である、というのはクロツクによりラツチ
機能が制御されるからである。しかし、ラツチ機
能を制御するために複数のクロツクが使用される
ときには、いわゆる“スキユー”という別の問題
が生じる。 クロツクのスキユーは、走査モードで動作させ
る際に問題となる。すなわち、走査モードでは、
第５ａ図のレジスタ中に記憶されるべきラツチか
らの２進データが直列に配置された次のラツチ中
に記憶されなくてはならない。しかるに、このデ
ータの記憶はクロツク線を介してクロツク・パル
スを受けとることに依存している。例えば、次に
配列されたラツチ中で２進“１”を記憶する用意
があるが（クロツク・パルス発生回路に関連する
さまざまの状態のため）クロツクパルスが受け取
られない場合、ラツチには２進“１”が格納され
ない。そして、クロツク・パルスが受け取られる
と、その２進“１”は２進“０”に変化している
かもしれない。この場合、次に配列されたラツチ
には２進“０”が記憶されることになる。結局、
上述した第５ａ図の典型的はラツチ走査装置のレ
ジスタには誤つたデータが格納されてしまう。 そこで、LSSDタイプのラツチを接続すること
により、Ｄ型のラツチに走査機能を持つように変
更されたものが知られている。しかし、このよう
に再構成されたラツチはLSSDラツチと接続され
システムを動作させるために必要な多重クロツク
線を有している。しかし、クロツク線が複数本で
あることは、集積回路技術を利用してラツチ回路
を実現することがより難しくなるため、開発設計
者の見地から望ましくない。その上、多重クロツ
ク線に入力されるクロツク・パルスの発生とその
タイミングとがもし厳密に制御されないならば、
クロツクのスキユーという問題が依然として存在
することになる。 Ｄ 発明が解決しようとする問題点 この発明の目的は、LSSDタイプのラツチの長
所とＤタイプのラツチの長所を併せ持つととも
に、その両タイプの短所を解決したラツチ回路を
提供することにある。 この発明の別の目的は、走査機能をもつととも
にクロツク線の数を最小限に抑え、以た多重クロ
ツク線を使用した場合に生じるスキユーを補正で
きるようなラツチ回路を提供することにある。 Ｅ 問題点を解決するための手段 本発明に基づくラツチ回路は次のような機能を
備げている： e1 Ｄタイプのラツチに対応するロツク及び切換
（steering）機能 e2 Ｄタイプのラツチに対応する単一クロツク e3 LSSDタイプのラツチに対応する走査機能 e4 走査モードの間に走査機能を利用する場合の
走査データの選択、またはシステムモードの間
に走査機能を利用しない場合のシステムデータ
の選択のための新規なデータ選択機能 システム動作モードの間は、ラツチ回路が入力
データ状態を選択し、出力ラツチの入力に対して
入力データ状態を切換え、単一のクロツク線を介
して送られてきたクロツク・パルスに応答してそ
のラツチのデータ入力のそれ以降の状態変化に感
知しないようにするため、クロツク線がプラスに
なつたときに、出力ラツチの入力にあらわれた入
力データ状態を、そのラツチが有していた値にロ
ツクする。この入力データはシステム動作モード
の間に出力ラツチに自動的に転送される。という
のは、システムゲートを介して常時パルスが送ら
れているからである。 一方、走査モードの間は、出力ラツチの入力に
あらわれた入力データ状態が、システム動作モー
ドの間に行なわれたようにしてロツクされる。し
かし、走査モードの間は、クロツクパルスの導通
期間にシステムゲートを介して伝達される走査パ
ルスに応答してラツチ回路が入力データを出力ラ
ツチに転送する。こうして、出力ラツチの以前の
２進状態が変更される。そして、走査パルスが入
力されなくなると、クロツクパルスは、いわゆる
クロツク・スキユーを補償するのに十分な期間、
クロツク・パルスが継続可能となる。また、クロ
ツク・パルスが加えられない場合は、上述したよ
うな切換と出力ラツチに対する転送とをさらに行
うために、入力データがさらに選択可能である。 Ｆ 実施例 f1 本発明のクラツチ回路の概要ブロツク図 第１図は、本発明のラツチ回路の概要ブロツ
ク図である。第１図において、ラツチ回路は選
択、切換＆ロツク手段１０と、出力ラツチ３０
と、選択、切換＆ロツク手段１０と出力ラツチ
３０との間に介在配置された転送用ゲート２０
とから成る。 f2 動作の概要 第１図のラツチ回路がシステム動作モードで
機能を行う間は、選択、切換＆ロツク手段１０
がシステムデータ入力線からシステムデータを
受け取りまたは選択して、システムデータを出
力ラツチ３０の入力へ切換え、そしてクロツク
線がプラスになると、出力ラツチ３０の入力に
あらわれるシステムデータが、クロツク線がプ
ラスになつたときに選択、切換＆ロツク手段１
０が有していた値にロツクされる。また、シス
テムデータ入力線がマイナス状態に切換わつた
ときは、出力ラツチ３０の入力にあらわれるシ
ステムデータが、出力ラツチ３０の入力から出
力ラツチ３０へ直ちに転送される。そうしてク
ロツク線がプラスになつたとき、システムデー
タの２進状態値は、システムデータ入力線上に
あらわれるシステムデータの２進状態の変化に
も拘らず、クロツク線がマイナスになることが
許容されるまでロツクされ、あるいは固定され
たままである。尚、選択、切換＆ロツク手段１
０がクロツク線から送られてくるクロツクパル
スに応答してロツク機能を行うことに注意され
たい。この発明の一つの特徴によれば、このク
ロツク線はラツチ回路によつて利用できる唯一
のクロツク線である。 さて、走査モードの間には、選択、切換＆ロ
ツク手段１０が走行データ入力線から走査デー
タを選択し、その走査データを記憶し、出力ラ
ツチ３０の入力に対して走査データを操舵す
る。そしてクロツク線がプラスになると、選
択、切換＆ロツク手段１０は、出力ラツチ３０
の入力に電圧を与えている走査データを、クロ
ツク線がプラスになつたときに選択、切換＆ロ
ツク手段１０が有していた値にロツクする。ク
ロツク線がプラスである間は、システムゲート
がマイナスになることが許容される。そして、
走査データは、出力ラツチ３０の入力で出力ラ
ツチ３０に転送されている。従つて、出力ラツ
チ３０の出力の２進状態が変更される。 システムゲートがマイナスであるときは、ラ
ツチ回路はシステム動作モードの期間中に機能
を実行する。またシステムゲートがプラスであ
るときは、ラツチ回路は走査モードの間に機能
を実行する。 転送ゲート２０はシステムゲートに接続され
ており、システム動作モードの間は、出力ラツ
チ３０の入力にあらわれるシステムデータを出
力ラツチ３０に転送することを許容し、走査モ
ードの間は、出力ラツチ３０の入力にあらわれ
る走査データを出力ラツチ３０に転送すること
を許容する。 f3 詳細なブロツク図 第２図は、第１図のブロツク図の一実施例と
しての詳細なブロツク図である。 第２図及び第４図に関する記述においては、
アンド反転回路及び反転回路は、各々AI回路
及びＮ回路と略称で表わされる。AI回路は、
回路上は、NAND回路と同意語である。 第２図において、選択、切換＆ロツク手段１
０は次のような素子からなる。先ず、AI回路
１０ａは入力ピン１，２及び３を備えている。
そして、システムデータはAI回路１０ａの入
力ピン２に入力される。AI回路１０ｂもまた
入力ピン１，２及び３を備えている。そして走
査データはAI回路１０ｂの入力ピン２に入力
される。Ｎ回路１０ｃの入力端子はAI回路１
０ｂのピン３に入力される。尚、Ｎ回路１０ｃ
の入力端子は“−システムゲート”とラベル付
けされている。Ｎ回路１０ｃの出力端子はAI
回路１０ａのピン３に接続されている。 AI回路１０ｄは入力ピン１，２及び３を備
えている。AI回路１０ａ及び１０ｂの出力は
ワイヤド・オアされてAI回路１０ｄの入力ピ
ン２に印加される。AI回路１０ｄの出力はAI
回路１０ａの入力ピン１とAI回路１０ｂの入
力ピン１に印加されている。AI回路１０ｅは
入力ピン１及び２を有している。AI回路１０
ｅの入力ピン１には、AI回路１０ａ及び１０
ｂが出力ワイアド・オアされて印加される。
AI回路１０ｆは入力ピン１及び２を有してい
る。AI回路１０ｆの入力ピン２はAI回路１０
ｅの出力端子に接続されている。“＋クロツク”
とラベル付けされたクロツク線はAI回路１０
ｄ及び１０ｆのピン１に接続されている。AI
回路１０ｆの出力端子はAI回路１０ｄのピン
３とAI回路１０ｅのピン２とに接続されてい
る。また、AI回路１０ｄのピン２とピン３、
Ｎ回路１０ｃの出力端子、AI回路１０ｆのピ
ン２、及び上述したクロツク線、の各々は転送
ゲート２０を介して出力ラツチ３０に接続され
ている。 第２図において、出力ラツチ３０は次の素子
から成つている。先AI回路３０ａは入力ピン
１，２，３及び４を備えている。AI回路３０
ａのピン１はAI回路１０ｄの入力ピン２に接
続されている。AI回路３０ａのピン２はAI回
路１０ｄの入力ピン３に接続されている。AI
回路３０ａのピン３はＮ回路１０ｃの出力に接
続されている。AI回路３０ａのピン４はクロ
ツク線“クロツク”に接続されている。AI回
路３０ｂは入力ピン１，２、及び３を備えてい
る。AI回路３０ｂの入力ピン１はAI回路３０
ａ入力ピン３に接合点２０ａを介して接続され
ており、その接合点２０ａはＮ回路１０ｃの出
力に接続されている。AI回路３０ｂの入力ピ
ン２はAI回路１０ｆの入力ピン２に接続され
ている。AI回路３０ｂの入力ピン３はクロツ
ク線“クロツク”に接続されている。Ｎ回路３
０ｃ及びAI回路３０ｂの出力はワイアド・オ
アされて−データ出力Ｂに印加されると共にＮ
回路３０ｄの入力端子に印加される。Ｎ路３０
ｄ及びAI回路３０ａの出力も、又、ワイア
ド・オアされて＋データ出力Ｂに印加されると
共にＮ回路３０ｃの入力端子に印加される。 転送ゲート２０は接合点２０ａを備えてい
る。従つて、接合点２０ａは転送ゲート２０の
機能を果たす。 さて、２つの入力ピンをもつAI回路の真理
値表は次のとおりである：

【表】 また、３つの入力ピンをもつAI回路の真理値
表は次のとおりである：

【表】 尚、４つの入力ピンをもつAI回路の真理値表
も同様にして示されるものであつて、すなわち
入力が1111であるときのみ出力が０になり、入
力が1111以外のときは出力が１になる。 f4 第２図のブロツク図の動作 第３ａ図及び第３ｂ図には、第２図の回路に
おける電圧波形の変化の例が示されている。第
３ａ図は、第２図のラツチ回路がシステムモー
ドで動作しているときに得られる波形である。
第３ｂ図は、第２図のラツチ回路が走査モード
で動作しているときに得られる波形である。 詳しい説明を行う前、第２図のラツチ回路が
ロツク機能を実行する方法を概活的に述べてお
く方が好ましいであろう。そこで要約すると、
この発明のラツチ回路のロツク機能は、クロツ
ク線がプラスになり、走査データまたはシステ
ムデータ、及び回路１０ｂまたは１０ａへの入
力の各々がプラスであるときAI回路３０ａの
ピン１及び２がマイナスであることを保証し、
且つクロツク線がブラスになり走査データまた
はシステムデータ、及び回路１０ｂまたは１０
ａへの入力の各々がマイナスであるときAI回
路３０ａのピン１及び２がプラスであることを
保証することにより実行される。AI回路１０
ａ及び１０ｂのピン１が、クロツク線への電圧
の印加に応答してマイナスであるとき回路３０
ａのピン１及び２はプラスである。回路３０ａ
のピン２がマイナスであるか、上述の状態に応
じて回路１０ａ及び１０ｂのピン１がマイナス
であるとき、出力ラツチ３０（特に回路３０
ａ）の出力状態は、入力システムまたは走査デ
ータの状態の変化に拘らずロツクされる。 さらにまた、詳しい説明を行なう前に、第３
ｂ図において“Ａ”、“Ｂ”、“Ｃ”、“Ｄ”、“Ｅ”
とそれぞれラベル付けした時間間隔の関連につ
いても概括的に述べておく方が好ましいであろ
う。間隔“Ａ”〜“Ｅ”はシステム設計者の制
御を受ける値であり、次のような意味を有して
いる。先ず間隔“Ａ”はクロツク線の立ち上が
りまでのシステムゲートの立ち上がりのスキユ
ーをあらわす。間隔“Ｂ”はクロツク線の立ち
上がりからのシステムゲートの立ち上がりのス
キユーをあらわす。間隔“Ｃ”は転送パルス幅
をあらわす。間隔“Ｄ”はシステムゲートのリ
リース時間をあらわす。そして、間隔“Ｅ”は
クロツクのリリース時間と立ち上がり時間のス
キユーをあらわす。 こうして、次に詳しい動作の説明に移行す
る。先ず、ここで注意しておきたいことは“プ
ラス”と“２進１”、及び“マイナス”と“２
進０”とがそれぞれ同じ意味をあらわす、とい
うことである。 f41 システム動作モード システム動作モードの間は、“システムデ
ータ入力”端子を介してシステムデータが第
３図のラツチ回路を作動させる。このときシ
ステムゲートはマイナスである。その結果、
Ｎ回路１０ｃの機能により、AI回路１０ａ
のピン３にはプラスの信号を入力される。そ
の回路１０ａのピン２にはプラスのシステム
データが入力される。その回路１０ａのピン
１にはプラスの信号が入力される、というの
はそのピン１がAI回路１０ｄの出力に接続
されているからである。そして、この時点で
クロツク線がマイナスであるからAI回路１
０ｄの出力はプラスである。こうして、AI
回路１０ａのピン１，２及び３がプラスであ
るから、回路１０ａの入力にあらわれるシス
テムデータは回路１０ａの出力へとゲートさ
れる。この結果、AI回路１０ａの出力には
マイナスの信号があらわれる。それゆえ、シ
ステムデータがプラスであるなら、AI回路
１０ｄのピン２にはAI回路１０ａのマイナ
スの出力が加えられる。AI回路１０ｄのピ
ン２はAI回路３０ａのピン１に接続されて
いるので、このマイナスの信号はAI回路３
０ａのピン１に加えられる。この時点で、ク
ロツク線が依然としてマイナスであるので、
もしシステムデータに状態の変化が生じたな
らば、その変化したシステムデータがAI回
路１０ａを通つてゲートされ、そのゲートさ
れたシステムデータはAI回路１０ｄのピン
２とAI回路３０ａのピン１とに入力される。
しかし、クロツク線がプラスになるとき、
AI回路１０ｄのピン１がプラスである。回
路１０ｄのピン２は、AI回路１０ａを介し
てゲートされたシステムデータにより、既に
マイナスである。AI回路１０ｄのピン３は
次の理由によりマイナスである：先ずAI回
路１０ａのマイナス出力がAI回路１０ｅの
ピン１まで導通している。それゆえ、AI回
路１０ｅの出力はプラスでなくてはならな
い。このプラス出力はAI回路３０ｂのピン
２に導通している。そして、AI回路１０ｅ
のプラス出力がAI回路１０ｆのピン２に導
通し、クロツク線がプラスであるので、AI
回路１０ｆの出力はマイナスである。このマ
イナス出力はAI回路１０ｄのピン３に導通
している。クロツク線がプラスであるので、
回路１０ｄのピン２がマイナスであり、回路
１０ｄのピン３がマイナスであり、回路１０
ｄの出力がプラスである。プラスの状態にあ
る回路１０ｄの出力はAI回路１０ａのピン
１をプラス状態に保つはたらきを行う。上で
述べたように、回路１０ｄのピン３はマイナ
スである。そして、回路１０ｄのピン３は回
路３０ａのピン２に接続されているので、回
路３０ａのピン２もマイナスである。それゆ
え、回路３０ａのピン１及び２はマイナスで
ある。もしシステムデータが別の状態、すな
わちマイナスに変化するならば、回路３０ａ
のピン１はプラスに変化する。しかし、クロ
ツク線がプラスになるとき、回路３０ａのピ
ン２はシステムデータの状態変化に拘らずマ
イナス状態を維持する。というのは、回路１
０ｆの出力が、回路１０ａの出力のプラス状
態への変化にも拘らずマイナス状態を維持す
るからである（これは、回路１０ｅのピン２
がマイナス状態を維持することによる。） AI回路３０ａのピン２がマイナス状態を
維持するので、クロツク線がプラスになつた
とき、AI回路３０ａの出力が、クロツク線
がプラスになつた時点でAI回路３０ａが有
していた値であるプラス状態にロツクされ
る。回路３０ａの出力はシステムデータのそ
の後の変化に拘らずプラス状態にロツクされ
る。そしてシステムデータがプラスであると
き、これは本発明のラツチ回路により実行さ
れるロツク機能の一つの定義状態である。 システムデータがマイナスであるとき、
AI回路１０ａの出力がプラスであり、この
プラス出力はAI回路３０ａのピン１に導通
している。しかし、回路１０ａのプラス出力
は回路１０ｅのピン１に導通している。そし
て、回路１０ｅのピン２がプラスであるの
で、回路１０ｅの出力はマイナスである。さ
らに、回路１０ｆのピン２には回路１０ｅの
出力が接続され、回路１０ｅの出力はマイナ
スであるため、回路１０ｆの出力はプラスで
なくてはならない。このプラス出力は回路１
０ｄのピン３及び回路３０ａのピン２と導通
している。すると、クロツク線がプラスにな
つたとき、回路１０ｄの出力がマイナスにな
り、このマイナス出力が回路１０ａのピン１
にフイードバツクされる。回路１０ａのピン
１はマイナスであるため、回路１０ａの出力
は、回路１０ａに入力されるシステムデータ
の２進状態に拘らず常にプラスでなくてはな
らない。それゆえ、回路３０ａのピン１はそ
の２進状態を維持することになる。このと
き、システムゲートがマイナスであることが
仮定されているので、回路３０ａのピン３が
プラスであり、クロツク線がプラスであるの
で回路３０ａのピン４がプラスである。それ
ゆえ、回路３０ａの出力はマイナスへ変化す
ることになる。 クロツク線がプラスになつたとき、システ
ムデータの状態の変化に拘らず、回路１０ａ
ピン１上に存在するマイナス状態により、回
路３０ａの出力がマイナスにロツクされるこ
とになる。回路１０ａのピン１上のこのマイ
ナス状態により、回路３０ａのピン２がプラ
スである間に回路３０ａのピン１がプラスで
あることが保証され、以て回路３０ａの出力
がマイナス状態にロツクされる。システムデ
ータがマイナスであるとき、これは本発明の
ラツチ回路により実行されるロツク機能の別
の定義状態である。 尚、回路３０ａのピン１の２進状態がマイ
ナスであるとき回路３０ｂのピン２の２進状
態がプラスであり、その逆も成立することに
注意されたい。このことは、本発明のラツチ
回路により実行される切換機能の例示であ
る。 f42 走査モード 走査モードの間は、システムデータが入力
でプラスである。回路１０ｂに入力される走
査データがプラスであると仮定すると、回路
１０ｂの出力はマイナスである、というのは
回路１０ｂのピン１がプラスであり且つ回路
１０ｂのピン３がプラスである、ということ
が仮定されているからである。また、システ
ムゲートが初期状態でプラスであるので回路
１０ｂのピン３がプラスであり、これにより
走査データを回路１０ｂを介してゲートする
ことが可能となる。プラス状態にあるシステ
ムゲートは、クロツク線がプラスになるとき
（システムゲートはクロツク線がプラス状態
に変化したあとで再びマイナス状態に変化す
ることになる）出力ラツチ３０が変化するの
を防止する働きを行う。それゆえ、回路１０
ｄのピン２上と回路３０ａのピン１上とマイ
ナスがあらわれる。この時点で、クロツク線
はマイナスである。このため、回路１０ｄの
ピン１はマイナスである。回路１０ｄのピン
１及び２がマイナスであるので、回路１０ｄ
の出力はプラスでなくてはならない。このプ
ラス出力は回路１０ｂのピン１にフイードバ
ツクされる。回路１０ｂのマイナス出力は回
路１０ｅのピン１に導通している。それゆ
え、回路１０ｅの出力はプラスでなくてはな
らない。このプラス出力は回路１０ｆのピン
２と導通している。このとき、クロツク線が
依然としてマイナスであるので、回路１０ｄ
のピン３及び回路３０ａのピン２とに導通す
る回路１０ｆからプラスが生起される。しか
し、クロツク線がプラスになるとき、回路１
０ｆのピン１がプラスであり、そして回路１
０ｆの出力がマイナスになる。このマイナス
出力は回路３０ａのピン２（とともに回路１
０ｄのピン３）に導通している。回路３０ａ
のピン１がマイナスになるとき、回路３０ａ
の出力がプラスになる。回路３０ａのピン２
がプラスであつたとき、走査データの２進状
態中のその後の変化は回路３０ａの出力状態
を変化させたであろう。しかし、回路３０ａ
のピン２もまたクロツク線のプラス状態への
変化に応答してマイナスになつたとき、回路
３０ａの出力は走査データの２進状態のその
あとの変化に拘らずプラス状態にロツクされ
たのである。 それゆえ、クロツク線がプラスになると
き、回路３０ａのピン２がマイナス状態に変
化し、回路３０ａの出力は、AI回路１０ｂ
に入力される走査データの２進状態のそのあ
との変化に拘らずプラス状態にロツクされ
る。 ここで、回路１０ｂに入力される走査デー
タがマイナスに変化すると仮定しよう。する
と、回路１０ｂの出力はプラスになる。この
プラス出力は回路１０ｄのピン２と、回路３
０ａのピン１とに導通している。回路１０ｂ
からのプラス出力はさらに回路１０ｅのピン
１に導通している。回路１０ｅのピン２もま
たプラス（クロツク線はマイナスであり、そ
れゆえ回路１０ｆの出力はマイナスである）
であるため、回路１０ｅの出力はマイナスで
ある。このマイナス出力は回路１０ｆのピン
２と、回路３０ｂのピン２とに導通してい
る。この時点でクロツク線がマイナスなの
で、回路１０ｆのピン１はマイナスである。
それゆえ、回路１０ｆの出力はプラスであ
り、このプラス出力は回路１０ｄのピン３
と、回路３０ａのピン２とに導通している。
この時点でもしクロツク線がプラスになる
と、回路１０ｄのピン１がプラスに変化す
る。そして、回路１０ｄのピン１，２及び３
がプラスであるので、回路１０ｄの出力はマ
イナスであり、このマイナス出力は回路１０
ａのピン１と、回路１０ｂのピン１とにフイ
ードバツクされる。回路１０ｂのピン１上に
あらわれるこのマイナス状態により、回路１
０ｂの出力をプラスにロツクすることが保証
される。回路１０ａの出力は回路３０ａのピ
ン１に接続されているので、クロツク線がプ
ラスになるときは、回路３０ａのピン１がプ
ラス状態にロツクされる。また、回路１０ｆ
の出力ガプラス状態にロツクされているので
（回路１０ｂのピン１がマイナスにロツクさ
れているので回路１０ｆの出力がプラスにロ
ツクされ、これにより回路１０ｂの出力を、
走査データの２進状態に拘わずプラスに設定
する作用が行なわれる）、回路３０ａのピン
２がプラス状態にロツクされる。このこと
は、本発明のラツチ回路によつて実行される
ロツク機能の別の定義状態である。この時点
で、クロツク線はプラスであるので回路３０
ａのピン４はプラスである。しかし、この時
点でシステムゲートが依然としてプラスであ
るので、回路３０ａのピン３はマイナスであ
る。システムゲートがマイナスであるとき、
回路３０ａのピン３がプラスであるので回路
３０ａの出力はマイナスである。それゆえ、
クロツク線が既にプラスである間にシステム
ゲートがマイナスになると、回路３０ａの出
力はマイナス状態に変化する。 f5 他の実施例 第４図は、第１図のブロツク図を具体化した
別の実施例を示す図である。第４図の回路は第
２図の回路にかなり類似しているので、同一の
構成については同一のラベルを付し説明の省く
ことにする。 第４図の回路は、次に示す点を除いては第２
図の回路と同一である。すなわち、(1)クロツク
線がAI回路３０ａ及び３０ｂに接続されてい
ない。(2)AI回路１０ｆの出力がAI回路３０ａ
の入力に接続されておらず、回路１０ｄの出力
がAI回路３０ｄの入力に接続されている。(3)
AI回路１０ｆの出力がAI回路３０ｃの入力に
接続されている。(4)回路１０ｄのピン２が回路
３０ａのピン１に接続されている。(5)回路１０
ｆのピン２が回路３０ｂのピン２に接続されて
いない。(6)回路３０ａの出力が回路３０ｂの入
力と回路３０ｃの入力とに接続されている。(7)
回路３０ｂの出力が回路３０ａの入力と回路３
０ｄの入力とに接続されている。(8)Ｎ回路１０
ｃに入力されるシステムゲートが“プラス”シ
ステムゲートであつて第２図に示すような“マ
イナス”システムゲートでない。以上の結果と
して、出力ラツチ３０の入力に存在するデータ
を出力ラツチに転送するためには、転送ゲート
２０ａがマイナスでなくてはならない。 第４図の回路の動作は、第２図の回路の動作
と本質的には同一である。しかし、第４図の回
路は第２図の回路よりもハードウエアの量が低
減されているので、第２図の回路よりも動作速
度が低速である。 Ｇ 発明の効果 以上のように、この発明によれば、単一のクロ
ツク線で作動しＤ型ラツチの機能と走査機能とを
有するラツチ回路が提供されるので、回路の構成
が簡単になつて設計が容易になるとともに、クロ
ツク線のスキユーの問題を解決し走査モードにお
ける誤動作を防止することができる。

【図面の簡単な説明】

第１図は、本発明のラツチ回路の概要ブロツク
図、第２図は、本発明のラツチ回路の詳しいブロ
ツク図、第３ａ図は、第２図のラツチ回路におい
て、システムモードの電圧波形図、第３ｂ図は、
第２図のラツチ回路において、走査モードの電圧
波形図、第４図は、第２図とは別の実施例のラツ
チ回路のブロツク図、第５ａ図は、従来の典型的
なラツチ回路のブロツク図、第５ｂ図は、第５ａ
図の回路を作動させるための多重クロツク線を示
す図である。 ３０……出力ラツチ回路、１０……選択、切換
及びロツク手段、２０……転送ゲート。

Claims (1)

1. 【特許請求の範囲】 １ システムデータ入力線、走査データ入力線及
   びシステムゲート線に接続され、該システムゲー
   ト線上の信号に応じてシステムデータ入力信号又
   は走査データ入力信号のいずれかを選択して出力
   するための選択回路１０ａ，１０ｂと； 該選択回路の出力線及び単一のクロツク線に接
   続され、クロツク線上のクロツクパルスの２進値
   に応じて前記選択回路の出力の２進値を保持し、
   出力するための手段１０ｄと； 前記選択回路の出力線、前記クロツク線及び前
   記システムゲート線に接続され、クロツクパルス
   及びシステムゲート信号の各２進値に応じて前記
   選択回路の出力の２進値を保持し、データ出力信
   号として出力するための出力ラツチ３０ａと； を備え； 前記選択回路１０ａ，１０ｂは、前記回路手段
   １０ｄとの間にフイードバツク路を有し、フイー
   ドバツク信号に応じて前記選択回路の出力を強制
   的に保持して前記選択回路の出力信号の２進値を
   前記回路手段にロツクするよう構成されているこ
   とを特徴とするラツチ回路。