JPS61204265U - - Google Patents
Info
- Publication number
- JPS61204265U JPS61204265U JP8811485U JP8811485U JPS61204265U JP S61204265 U JPS61204265 U JP S61204265U JP 8811485 U JP8811485 U JP 8811485U JP 8811485 U JP8811485 U JP 8811485U JP S61204265 U JPS61204265 U JP S61204265U
- Authority
- JP
- Japan
- Prior art keywords
- processor
- computer
- bus line
- internal register
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012806 monitoring device Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
図はこの考案によるＣＰＵ動作監視装置の一実
施例の全体構成図であり、 図において、１は監視の対象となる計算機、２
はＣＰＵ部、３は内部レジスタ、４はバスライン
、５はバツフアメモリ、６はプロセツサ、７は表
示器、８はリセツトスイツチである。
施例の全体構成図であり、 図において、１は監視の対象となる計算機、２
はＣＰＵ部、３は内部レジスタ、４はバスライン
、５はバツフアメモリ、６はプロセツサ、７は表
示器、８はリセツトスイツチである。
Claims (1)
- 監視の対象となる計算機と、上記計算機に含ま
れるＣＰＵ部と、上記ＣＰＵ部に含まれる内部レ
ジスタと、上記内部レジスタの内容を外部から入
力するバスラインと、上記バスラインにつながる
プロセツサと、上記プロセツサにつながるバツフ
アメモリと、上記プロセツサに接続される表示器
と、上記プロセツサを起動及び再起動するスイツ
チとを備えたことを特徴とするＣＰＵ動作監視装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8811485U JPS61204265U (ja) | 1985-06-11 | 1985-06-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8811485U JPS61204265U (ja) | 1985-06-11 | 1985-06-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61204265U true JPS61204265U (ja) | 1986-12-23 |
Family
ID=30640949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8811485U Pending JPS61204265U (ja) | 1985-06-11 | 1985-06-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61204265U (ja) |
-
1985
- 1985-06-11 JP JP8811485U patent/JPS61204265U/ja active Pending