JPS63183642U - - Google Patents
Info
- Publication number
- JPS63183642U JPS63183642U JP7230587U JP7230587U JPS63183642U JP S63183642 U JPS63183642 U JP S63183642U JP 7230587 U JP7230587 U JP 7230587U JP 7230587 U JP7230587 U JP 7230587U JP S63183642 U JPS63183642 U JP S63183642U
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cpu
- memory
- dma
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 239000013256 coordination polymer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Bus Control (AREA)
Description
第１図は本考案の基本的構成を示すためのコン
ピユータ制御システムの概略システム構成図、第
２図は実施例に係るオフイスコンピユータのシス
テム回路図、第３図は実施例回路の作動プロセス
を示すフローチヤート、第４図は従来技術におけ
るＤＭＡ方式を採用した場合のシステム構成図、
第５図は従来技術におけるＤＭＡ実行中のバス共
有状態を示すフローチヤートである。 １……ＣＰＵ、２……メモリ、３……Ｉ／Ｏ装
置Ｂ、４……ＣＰＵバス、５……Ｉ／Ｏ装置Ａ、
５ａ……Ｉ／Ｏインターフエース、６……転送用
メモリ、７……Ｉ／Ｏインターフエースのバス、
８……スイツチング回路、９……制御線、１０…
…インタラプト制御線。
ピユータ制御システムの概略システム構成図、第
２図は実施例に係るオフイスコンピユータのシス
テム回路図、第３図は実施例回路の作動プロセス
を示すフローチヤート、第４図は従来技術におけ
るＤＭＡ方式を採用した場合のシステム構成図、
第５図は従来技術におけるＤＭＡ実行中のバス共
有状態を示すフローチヤートである。 １……ＣＰＵ、２……メモリ、３……Ｉ／Ｏ装
置Ｂ、４……ＣＰＵバス、５……Ｉ／Ｏ装置Ａ、
５ａ……Ｉ／Ｏインターフエース、６……転送用
メモリ、７……Ｉ／Ｏインターフエースのバス、
８……スイツチング回路、９……制御線、１０…
…インタラプト制御線。
Claims (1)
- 【実用新案登録請求の範囲】 コンピユータ制御システムのＤＭＡ方式におい
て、 メモリとＩ／Ｏ装置にアクセスを実行するＣＰ
Ｕバスと前記Ｉ／Ｏ装置以外のＤＭＡを実行する
Ｉ／Ｏ装置のＩ／Ｏインターフエースのバスとを
分離し、前記メモリとは別のメモリ領域にある転
送用メモリと、ＣＰＵの制御により転送用メモリ
をＣＰＵバスまたはＩ／Ｏインターフエースのバ
スに切換え接続するスイツチング回路と、ＤＭＡ
を実行するＩ／Ｏ装置のＩ／Ｏインターフエース
とＣＰＵの間を接続するインタラプト制御線を設
けたことを特徴とするＤＭＡ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7230587U JPS63183642U (ja) | 1987-05-14 | 1987-05-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7230587U JPS63183642U (ja) | 1987-05-14 | 1987-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63183642U true JPS63183642U (ja) | 1988-11-25 |
Family
ID=30915650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7230587U Pending JPS63183642U (ja) | 1987-05-14 | 1987-05-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63183642U (ja) |
-
1987
- 1987-05-14 JP JP7230587U patent/JPS63183642U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63183642U (ja) | ||
| JPS62192449U (ja) | ||
| JPS62169851U (ja) | ||
| JPS5928725U (ja) | リセツト回路 | |
| JPH0215355A (ja) | コンピュータ表示システム | |
| JPS6142649U (ja) | デ−タ転送装置 | |
| JPS5851364U (ja) | 二重系システムの主従系切換装置 | |
| JPS6184953U (ja) | ||
| JPS62169831U (ja) | ||
| JPH0284964U (ja) | ||
| JPS6178343U (ja) | ||
| JPS63139647U (ja) | ||
| JPS6418348U (ja) | ||
| JPS635542U (ja) | ||
| JPS61147447U (ja) | ||
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPS63118659U (ja) | ||
| JPS5984628U (ja) | 周辺装置制御システム | |
| JPS64141U (ja) | ||
| JPH01162316U (ja) | ||
| JPS6034651U (ja) | Ｄｍａ制御装置 | |
| JPS6218759U (ja) | ||
| JPS61103750U (ja) | ||
| JPS6275525U (ja) | ||
| JPH0242141U (ja) |