JPS6120760Y2 - - Google Patents
Info
- Publication number
- JPS6120760Y2 JPS6120760Y2 JP1980085158U JP8515880U JPS6120760Y2 JP S6120760 Y2 JPS6120760 Y2 JP S6120760Y2 JP 1980085158 U JP1980085158 U JP 1980085158U JP 8515880 U JP8515880 U JP 8515880U JP S6120760 Y2 JPS6120760 Y2 JP S6120760Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead frame
- foil lead
- foil
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
この考案は複数個の外部接続用Al電極を有す
る半導体装置に関し、特に外部接続用Al電極を
取扱い容易な外部リードとして引き出し得る半導
体装置の構造に関するものである。
る半導体装置に関し、特に外部接続用Al電極を
取扱い容易な外部リードとして引き出し得る半導
体装置の構造に関するものである。
先ず、この種の従来装置の構造を第１図に示し
説明する。第１図は従来の装置の断面図を示す。
図において、１は複数個の外部接続用Al電極を
有する半導体素子、２はセラミツク基板、３はセ
ラミツク基板２に印刷焼成された厚膜電極、４は
半導体素子１に内蔵困難なコンデンサチツプ、５
は接続用ろう材、６は半導体素子１の外部接続用
Al電極を引き出すボンデイングワイヤ、７は外
部リード、８はヒートシンクを形成し、取付台と
なるマウントプレート、９はセラミツク基板２と
マウントプレート８とを接着する接着剤、１０は
素子を包含するモールド部材である。
説明する。第１図は従来の装置の断面図を示す。
図において、１は複数個の外部接続用Al電極を
有する半導体素子、２はセラミツク基板、３はセ
ラミツク基板２に印刷焼成された厚膜電極、４は
半導体素子１に内蔵困難なコンデンサチツプ、５
は接続用ろう材、６は半導体素子１の外部接続用
Al電極を引き出すボンデイングワイヤ、７は外
部リード、８はヒートシンクを形成し、取付台と
なるマウントプレート、９はセラミツク基板２と
マウントプレート８とを接着する接着剤、１０は
素子を包含するモールド部材である。
尚、上記ボンデイングワイヤ６及び外部リード
７は半導体素子１の外部接続用Al電極の数だけ
設けられている。
７は半導体素子１の外部接続用Al電極の数だけ
設けられている。
次にこのような構成における半導体装置の組立
方法について以下説明する。先ずセラミツク基板
２に印刷焼成された厚膜電極３上に半導体素子１
及びコンデンサチツプ４を乗せ、ろう材５にて接
続する。その後半導体素子１の外部接続用Al電
極をボンデイングワイヤ６により厚膜電極３上に
夫々引き出す。そして外部リード７をろう材５に
て、接続する。次に上記セラミツク基板２を取付
台となるマウントプレート８上に接続剤９により
接着する。そして最後にモールド部材１０により
包含するものである。
方法について以下説明する。先ずセラミツク基板
２に印刷焼成された厚膜電極３上に半導体素子１
及びコンデンサチツプ４を乗せ、ろう材５にて接
続する。その後半導体素子１の外部接続用Al電
極をボンデイングワイヤ６により厚膜電極３上に
夫々引き出す。そして外部リード７をろう材５に
て、接続する。次に上記セラミツク基板２を取付
台となるマウントプレート８上に接続剤９により
接着する。そして最後にモールド部材１０により
包含するものである。
以上の様な従来装置においては、半導体素子
１、コンデンサチツプ４、及び外部リード７を保
持する為に厚膜電極３を印刷焼成したセラミツク
基板２が用いられておりこのセラミツク基板２が
高価となる。
１、コンデンサチツプ４、及び外部リード７を保
持する為に厚膜電極３を印刷焼成したセラミツク
基板２が用いられておりこのセラミツク基板２が
高価となる。
また、半導体素子１の外部接続用Al電極を外
部リード７に引き出す為にボンデイングワイヤ６
とセラミツク基板２に印刷焼成された厚膜電極３
とを介している為に接続箇所が多くそれだけ信頼
性が低かつた。
部リード７に引き出す為にボンデイングワイヤ６
とセラミツク基板２に印刷焼成された厚膜電極３
とを介している為に接続箇所が多くそれだけ信頼
性が低かつた。
さらに、セラミツク基板２がマウントプレート
８に接着剤９により接着されており、半導体素子
１から、マウントプレート８までの熱抵抗が大き
くそれを補なう為に大きなマウントプレート８が
必要となる。又半導体素子１の外部接続用Al電
極をボンデイングワイヤ６で一旦厚膜電極３上に
引き出す為、及び外部リード７を接続する為の接
続パツドが必要となる為、実装効率が悪く、セラ
ミツク基板２が大きくなり、装置全体として大き
なものとなる等の欠点があつた。
８に接着剤９により接着されており、半導体素子
１から、マウントプレート８までの熱抵抗が大き
くそれを補なう為に大きなマウントプレート８が
必要となる。又半導体素子１の外部接続用Al電
極をボンデイングワイヤ６で一旦厚膜電極３上に
引き出す為、及び外部リード７を接続する為の接
続パツドが必要となる為、実装効率が悪く、セラ
ミツク基板２が大きくなり、装置全体として大き
なものとなる等の欠点があつた。
この考案は上記のような欠点を解消するためな
されたもので、接続個所が少なく信頼性の高い、
かつ小型の半導体装置を提供するものである。
されたもので、接続個所が少なく信頼性の高い、
かつ小型の半導体装置を提供するものである。
以下、第２図、第３図、第４図および第６図に
示すこの考案の一実施例について説明する。
示すこの考案の一実施例について説明する。
第２図は本考案に係る半導体装置の断面図、第
３図は上記実施例に於ける外部リードの引き出し
方向が、シングル・イン・ラインの場合の構成部
品図、第４図は上記実施例の斜視図である。
３図は上記実施例に於ける外部リードの引き出し
方向が、シングル・イン・ラインの場合の構成部
品図、第４図は上記実施例の斜視図である。
これら図において、１ａは半導体素子１の外部
接続用Al電極、１７は数百μｍの厚みのAl箔１
７ａを素材として、上記半導体素子１の外部接続
用Al電極１ａへの接続端部１７ｃ以外が第３図
ｂに示されるようにメツキ法等によりCu金属化
１７ｂされ、同一Al箔１７ａでフレーム状に保
持されてなるAl箔リードフレーム、８ａはマウ
ントプレート８に設けられた取付穴である。次に
上記の様に構成されたこの考案の組立方法の一例
について説明する。
接続用Al電極、１７は数百μｍの厚みのAl箔１
７ａを素材として、上記半導体素子１の外部接続
用Al電極１ａへの接続端部１７ｃ以外が第３図
ｂに示されるようにメツキ法等によりCu金属化
１７ｂされ、同一Al箔１７ａでフレーム状に保
持されてなるAl箔リードフレーム、８ａはマウ
ントプレート８に設けられた取付穴である。次に
上記の様に構成されたこの考案の組立方法の一例
について説明する。
まず、半導体素子１の外部接続用Al電極１ａ
と、Al箔リードフレーム１７の接続端部１７ｃ
とを夫々超音波ボンデイングする次に上記Al箔
リードフレーム１７がボンデイングされた半導体
素子１をマウントプレート８上に乗せ、さらに上
記Al箔リードフレーム１７上にコンデンサチツ
プ４を乗せた状態で熱板、又は炉等を使用してそ
れぞれろう材５によりろう付する。そして最後に
モールド部材１０により包含するものである。
と、Al箔リードフレーム１７の接続端部１７ｃ
とを夫々超音波ボンデイングする次に上記Al箔
リードフレーム１７がボンデイングされた半導体
素子１をマウントプレート８上に乗せ、さらに上
記Al箔リードフレーム１７上にコンデンサチツ
プ４を乗せた状態で熱板、又は炉等を使用してそ
れぞれろう材５によりろう付する。そして最後に
モールド部材１０により包含するものである。
この様に、この考案による装置の場合、高価な
セラミツク基板の必要がなく、また半導体素子１
の外部接続用Al電極１ａを外部に引き出す為に
中断しているものではなく、Al箔リードフレー
ム１７により直接引き出されているので、接続個
所が最少となり信頼性が向上する。さらに半導体
素子１が直接マウントプレート８にろう付されて
いる為、半導体素子１からマウントプレート８ま
での熱抵抗が非常に小さくなりマウントプレート
８を小さくする事が出来る。その上Al箔リード
フレーム１７がCu金属化１７ｂされているの
で、このAl箔リードフレーム１７上に、コンデ
ンサチツプ４の様な他の素子を直接ろう付する事
が可能で、かつAl箔リードフレーム１７が、そ
のまま外部リードとなり得るので、実装効率が高
く、装置全体としてより小さくする事が出来る。
さらにはAl箔リードフレーム１７が柔軟性のあ
る外部リードとなるので、実装時及び装置として
の使用状態に於て、外部リードへのストレスに対
し、装置内部を保護する役目を果す等のすぐれた
効果がある。
セラミツク基板の必要がなく、また半導体素子１
の外部接続用Al電極１ａを外部に引き出す為に
中断しているものではなく、Al箔リードフレー
ム１７により直接引き出されているので、接続個
所が最少となり信頼性が向上する。さらに半導体
素子１が直接マウントプレート８にろう付されて
いる為、半導体素子１からマウントプレート８ま
での熱抵抗が非常に小さくなりマウントプレート
８を小さくする事が出来る。その上Al箔リード
フレーム１７がCu金属化１７ｂされているの
で、このAl箔リードフレーム１７上に、コンデ
ンサチツプ４の様な他の素子を直接ろう付する事
が可能で、かつAl箔リードフレーム１７が、そ
のまま外部リードとなり得るので、実装効率が高
く、装置全体としてより小さくする事が出来る。
さらにはAl箔リードフレーム１７が柔軟性のあ
る外部リードとなるので、実装時及び装置として
の使用状態に於て、外部リードへのストレスに対
し、装置内部を保護する役目を果す等のすぐれた
効果がある。
第６図は外部リードの引き出し方向がデユア
ル・イン・ラインの場合の構成部品図を示し、効
果については前記この考案の一実施例の場合と同
様の効果があるものである。
ル・イン・ラインの場合の構成部品図を示し、効
果については前記この考案の一実施例の場合と同
様の効果があるものである。
このようにこの考案においては信頼性の高い、
すぐれた装置を得る事が出来、さらには、よりコ
ンパクトで安価な装置を得る事が出来るものであ
る。
すぐれた装置を得る事が出来、さらには、よりコ
ンパクトで安価な装置を得る事が出来るものであ
る。
そして、この考案は放熱を要する大電力用集積
半導体素子と特に該集積半導体素子に内蔵困難な
素子を含む装置の場合にその効果がある。
半導体素子と特に該集積半導体素子に内蔵困難な
素子を含む装置の場合にその効果がある。
第５図はこの考案の他の実施例を示す断面図で
あり、第２図と異なる点は第２図に示される如く
モールド部材１０で全体を包含する代りにプリコ
ート材１１で要所のみを覆つた点でその作用効果
は上述と同様である。
あり、第２図と異なる点は第２図に示される如く
モールド部材１０で全体を包含する代りにプリコ
ート材１１で要所のみを覆つた点でその作用効果
は上述と同様である。
なお、以上はAl箔リードフレームの両面をCu
金属化したものについて述べたが片面のみとして
も良く、また半導体素子の外部接続用電極を数10
μｍ突起させても良い。
金属化したものについて述べたが片面のみとして
も良く、また半導体素子の外部接続用電極を数10
μｍ突起させても良い。
以上のようにこの考案によれば、半導体素子の
外部接続用Al電極をAl箔リードフレームにより
直接引き出しているので、接続個所が少なく信頼
性が高く、また上記Al箔リードフレームをCu金
属化しているので、Al箔リードフレーム上にコ
ンデンサチツプ等の素子を直接ろう付することが
でき実装効率が高く小型化が可能となる等効果が
ある。
外部接続用Al電極をAl箔リードフレームにより
直接引き出しているので、接続個所が少なく信頼
性が高く、また上記Al箔リードフレームをCu金
属化しているので、Al箔リードフレーム上にコ
ンデンサチツプ等の素子を直接ろう付することが
でき実装効率が高く小型化が可能となる等効果が
ある。
第１図は従来の半導体装置を示す断面図、第２
図および第４図はこの考案の一実施例を示す断面
図、第３図は第２図に示される半導体装置の各構
成部品を示す斜視図、第５図および第６図はこの
考案の他の実施例を示す断面図およびその各構成
部品を示す斜視図である。 図において、１は半導体素子、５はろう材、８
はマウントプレート、１０はモールド部材、１７
はAl箔リードフレームである。なお、図中同一
符号は同一または相当部分を示す。
図および第４図はこの考案の一実施例を示す断面
図、第３図は第２図に示される半導体装置の各構
成部品を示す斜視図、第５図および第６図はこの
考案の他の実施例を示す断面図およびその各構成
部品を示す斜視図である。 図において、１は半導体素子、５はろう材、８
はマウントプレート、１０はモールド部材、１７
はAl箔リードフレームである。なお、図中同一
符号は同一または相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数個の外部接続用Al電極を有する半導体
素子と、前記半導体素子を支持するとともに該
半導体素子の発生熱を吸収し、放熱するマウン
トプレートと、前記複数個の外部接続用Al電
極にそれぞれ接続されたAl箔リードフレーム
と、前記半導体素子、前記マウントプレート及
び前記Al箔リードフレームを包含するモール
ド部材とを備え、前記Al箔リードフレームの
うち前記外部接続用Al電極との接続部を除
き、該Al箔リードフレームの表面をCu金属化
し、該Cu金属化されたAl箔リードフレームを
外部リードとするとともに、該Cu金属化され
たAl箔リードフレーム上に受動素子又は半導
体素子をマウントしたことを特徴とする半導体
装置。 (2) Al箔リードは、厚みが数100umである実用新
案登録請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980085158U JPS6120760Y2 (ja) | 1980-06-17 | 1980-06-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980085158U JPS6120760Y2 (ja) | 1980-06-17 | 1980-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS578756U JPS578756U (ja) | 1982-01-18 |
| JPS6120760Y2 true JPS6120760Y2 (ja) | 1986-06-21 |
Family
ID=29447427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980085158U Expired JPS6120760Y2 (ja) | 1980-06-17 | 1980-06-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120760Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022277Y2 (ja) * | 1985-03-29 | 1990-01-19 | ||
| JP4661645B2 (ja) * | 2005-03-23 | 2011-03-30 | トヨタ自動車株式会社 | パワー半導体モジュール |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52117551A (en) * | 1976-03-29 | 1977-10-03 | Mitsubishi Electric Corp | Semiconductor device |
-
1980
- 1980-06-17 JP JP1980085158U patent/JPS6120760Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS578756U (ja) | 1982-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JPS6370498A (ja) | セラミック基板と熱放散器の組合せ | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JPH04207061A (ja) | 半導体装置 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JPH0669119B2 (ja) | 電子部品の熱放散装置 | |
| JPS6112678Y2 (ja) | ||
| JPS6125247Y2 (ja) | ||
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP3238906B2 (ja) | 半導体装置 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPS6125248Y2 (ja) | ||
| JPS6220701B2 (ja) | ||
| JPS6120757Y2 (ja) | ||
| JP3127149B2 (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JP3206545B2 (ja) | 積層可能な半導体装置およびモジュール | |
| JP2736155B2 (ja) | ハイブリッドモジュール回路装置 | |
| KR900001744B1 (ko) | 반도체장치 | |
| JPS61125142A (ja) | 電子装置 | |
| JP2671424B2 (ja) | 半導体装置 | |
| JPH0514514Y2 (ja) | ||
| JPS60200545A (ja) | 実装基板 | |
| JPS61203700A (ja) | 電子回路装置 |