JPS6112678Y2 - - Google Patents

Info

Publication number
JPS6112678Y2
JPS6112678Y2 JP1980139942U JP13994280U JPS6112678Y2 JP S6112678 Y2 JPS6112678 Y2 JP S6112678Y2 JP 1980139942 U JP1980139942 U JP 1980139942U JP 13994280 U JP13994280 U JP 13994280U JP S6112678 Y2 JPS6112678 Y2 JP S6112678Y2
Authority
JP
Japan
Prior art keywords
semiconductor element
foil
electrode
external connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980139942U
Other languages
English (en)
Other versions
JPS5764165U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980139942U priority Critical patent/JPS6112678Y2/ja
Publication of JPS5764165U publication Critical patent/JPS5764165U/ja
Application granted granted Critical
Publication of JPS6112678Y2 publication Critical patent/JPS6112678Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 この考案は複数個の外部接続用Al電極を有す
る半導体素子に於て、その外部接続用Al電極を
取扱い容易な外部リードとして引き出し得る半導
体装置の構造に関するものである。
先ず、この種の従来装置の構造を第１図に示し
説明する。第１図は従来装置の断面図を示す。
図に於て、１は複数個の外部接続用Al電極を
有する半導体素子、２はセラミツク基板、３はセ
ラミツク基板２に印刷焼成された厚膜電極、４は
半導体素子１に内蔵困難なコンデンサチツプ、５
は接続用ろう材、６は半導体素子１の外部接続用
Al電極を引き出すボンデイングワイヤ、７は外
部リード、８はヒートシンクを形成し取付台とな
るマウントプレート、９はセラミツク基板２とマ
ウントプレート８とを接着する接着剤、１０は素
子を囲包するモールド部材である。尚、上記ボン
デイングワイヤ６、及び外部リード７のそれぞれ
の数は、半導体素子１の外部接続用Al電極の数
だけあるわけである。
次に、この様に構成された従来装置の組立方法
について説明する。
まず、セラミツク基板２に印刷焼成された厚膜
電極３上に、半導体素子１及びコンデンサチツプ
４を乗せろう材５にて接続する。その後半導体素
子１の外部接続用Al電極をボンデインワイヤ６
により厚膜電極３上に夫々引き出す。そして外部
リード７をろう材５にて接続する。次に上記セラ
ミツク基板５を取付台となるマウントプレート８
上に接着剤９により接着する。そして最後にモー
ルド部材１０により囲包するものである。
以上の様な従来装置に於ては、半導体素子１、
コンデンサチツプ４及び外部リード７を保持する
為に、厚膜電極３を印刷焼成したセラミツク基板
２が用いられており、このセラミツク基板２が高
価となる。
また、半導体素子１の外部接続用Al電極を外
部リード７に引き出す為に、ボンデイングワイヤ
６とセラミツク基板２に印刷焼成された厚膜電極
３とを介している為、接続箇所が多くなりそれだ
け信頼性も低いものとなつていた。
さらにセラミツク基板２が、マウントプレート
８に接着剤９により接着されており、半導体素子
１からマウントプレート８までの熱抵抗が大きく
なる。それを補う為に大きなマウントプレート８
が必要となる。又、半導体素子１の外部接続用
Al電極をボンデイングワイヤ６で一旦厚膜電極
３上に引き出す為に及び外部リード７を接続する
為の接続パツドが必要となる為に、実装効率が悪
く、セラミツク基板２が大きくなり装置全体とし
て大きなものとなる等の欠点があつた。
この考案は、上記従来装置のもつ種々の欠点を
除去するためになされたもので、すぐれた半導体
装置の構造を提供するものである。
以下、第２図、第３図、第４図、第５図、第６
図に示すこの考案の一実施例について説明する。
第２図はこの考案の一実施例を示す半導体装置
の断面図、第３図は上記実施例に於ける外部リー
ドの引出し方向がシングルインラインの場合の構
成部品の展開斜視図、第４図は上記実施例に於け
るボンデイング前の半導体素子部の拡大断面図、
第５図は上記実施例に於けるボンデイング後の半
導体素子部の拡大断面図、第６図は、上記実施例
の組立后の斜視図を示し、４個の外部接続用Al
電極を有する半導体素子の場合について例示す
る。
図に於て、１ａは半導体素子１の外部接続用
Al電極。１１は耐熱性、両面接着性及び柔軟性
を有する絶縁シートで、１１ａは半導体素子１が
通る様に絶縁シート１１にあけられた窓穴。１７
は数10μｍ〜数100μｍの厚みのAl箔１７ａを素
材として上記半導体素子１の外部接続用Al電極
１ａへの接続端部１７ｃ以外がメツキ法等により
Cu金属化１７ｂされ同一Al箔１７ａでフレーム
状に保持されてなるAl箔リードフレーム。８ａ
はマウントプレートに設けられた取付穴で、８ｂ
は半導体素子１を収納する凹部、８ｃは該凹部８
ｂ内に設けられた半導体素子１の位置決め用凹
部、Ａはボンデイング用のツール。Ｂはボンデイ
ング後の半導体素子１のエツジ部とAl箔リード
との間〓。である。
次に上記の様に構成されたこの考案の組立方法
の一実施例について説明する。
まず、半導体素子１をマウントプレート８の半
導体素子収納凹部８ｂに設けられた半導体素子位
置決め用凹部８ｃに乗せ、その後、絶縁シート１
１をマウントプレート８上に貼り、その絶縁シー
ト１１上にAl箔リードフレーム１７を乗せる。
さらに、Al箔リードフレーム１７上にコンデン
サチツプ４を乗せた状態で、熱板、又は炉等を使
用して、半導体素子１、コンデンサチツプ４のそ
れぞれをろう材５によりろう付する。それから
後、ボンデイング用のツールＡにより半導体素子
１の外部接続用Al電極１ａと、Al箔リードフレ
ーム１７の接続端部１７ｃとを夫々、超音波ボン
デイング方法によりボンデイングする。この場
合、第４図に示す様にボンデイング用ツールＡ
は、すべてのAl箔リードフレームの接続端部１
７ｃを同時にボンデイングする構造のものでも良
いし、又、各接続端部１７ｃを別々にボンデイン
グする構造のものでも良い。そして最後にモール
ド部材１０により囲包するものである。
この様に、この考案による半導体装置の場合に
は、高価なセラミツク基板の必要がなく、また半
導体素子１の外部接続用Al電極１ａを外部に引
き出す為に、中継しているものがなく、Al箔リ
ードフレーム１７のみにより直接引き出されるの
で、接続箇所が最少となり信頼性が向上する。さ
らに半導体素子１が直接マウントプレート８にろ
う付されている為に、半導体素子１からマウント
プレート８までの熱抵抗が非常に小さくなり、マ
ウントプレート８を小さくする事が出来る。その
上Al箔リードフレーム１７がCu金属化１７ｂさ
れているので、このAl箔リードフレーム１７上
に、コンデンサチツプ４の様な他の素子を直接ろ
付する事が可能で、かつAl箔リードフレーム１
７が、そのまま外部リードとなり得るので、実装
効率が高く、装置全体としてより小さくする事が
出来る。さらにはAl箔リードフレーム１７が柔
軟性のある外部リードとなるので、実装時及び装
置としての使用状態に於て、外部リードへのスト
レスに対し装置内部を保護する役目を果す。
また、半導体素子１がマウントプレート８に設
けられて半導体素子収納凹部８ｂに収納されてお
り、Al箔リードフレーム１７の接続端部１７ｃ
が突起していないので半導体素子１及び接続端部
１７ｃを外力から保護する事が出来る。
その上、半導体素子１のエツジ部とAl箔リー
ドとの間〓Ｂは十分に得られ、エツジ部でシヨー
トする事はない等の種々のすぐれた効果がある。
第７図はこの考案による他の実施例の断面図を
示し、図に於いて、モールド部材１０で囲包する
代りに、プリコート材１２で要所のみを覆うもの
である。効果については、前記この考案の一実施
例の場合と同等の効果があるものである。
以上の様に、この考案によれば信頼性に於いて
すぐれた装置を得る事が出来、さらにはよりコン
パクトで安価な装置を得る事が出来るものであ
る。そして、この考案は放熱を要する大電力用半
導体素子、特に、該半導体素子に内蔵困難な素子
を含む装置の場合にその効果が大きいものであ
る。
尚、この考案の場合、必要に応じて半導体素子
１の外部接続用Al電極１ａを数10μｍに突起さ
せた場合も可能で同様の効果があるものである。
【図面の簡単な説明】
第１図は従来の半導体装置の断面図、第２図は
この考案の一実施例を示す半導体装置の断面図、
第３図はその構成部品の展開斜視図、第４図はこ
の考案の実施例に於けるボンデイング前の半導体
素子部の拡大断面図、第５図はボンデイング後の
半導体素子部の拡大断面図、第６図はこの考案の
ものの組立后の斜視図、第７図はこの考案の他の
実施例を示す断面図を示す。 図中、１……半導体素子、２……セラミツク基
板、３……厚膜電極、４……コンデンサチツプ、
５……ろう材、６……ボンデイングワイヤ、７…
…外部リード、８……マウントプレート、９……
接着剤、１０……モールド部材、１ａ……半導体
素子の外部接続用Al電極、１１……絶縁シート
で１１ａ……窓穴、１７……Al箔リードフレー
ム、１７ａ……その素材となるAl箔、１７ｂ…
…Cu金属化部、１７ｃ……半導体素子への接続
端部、８ａ……取付穴、８ｂ……半導体素子収納
凹部、８ｃ……半導体素子位置決め用凹部、Ａ…
…ボンデイング用ツール、Ｂ……半導体素子のエ
ツジ部とAl箔リードとの間〓、１２……プリコ
ート材を示す。尚、図中、同一符号は同一又は相
当部分を示す。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 複数個の外部接続用Al電極もしくは数10μ
    ｍに突起させたAl電極を有する半導体素子、
    この半導体素子を収納する凹部及び上記半導体
    素子の位置決め用凹部を有し、ヒートシンクを
    形成し、取付台となるマウントプレート、一端
    が上記半導体素子のAl電極と夫々接続される
    複数個のAl箔リードが同一Al箔でフレーム状
    に保持されてなるAl箔リードフレーム、 上記マウントプレートに上記Al箔リードフ
    レームを絶縁保持する絶縁シート、上記半導体
    素子を囲包するモールド部材とで構成され、上
    記Al箔リードフレームに於て、上記半導体素
    子の外部接続用Al電極への接続端部以外の片
    面（もしくは両面）がCu金属化されてなり、
    Cu金属化されていない一端が半導体素子の外
    部接続用Al電極と接続されてなる半導体装
    置。 (2) Al箔リードフレームの厚みが数10μｍ〜数
    100μｍの厚みからなる実用新案登録請求の範
    囲第１項記載の半導体装置。 (3) 絶縁シートが、耐熱性、両面接着性及び柔軟
    性を有してなる実用新案登録請求の範囲第１項
    および第２項のいずれかに記載の半導体装置。 (4) Cu金属化された上記Al箔リード上に、上記
    半導体素子とは別の半導体素子、又は受動素子
    をマウントしてなる実用新案登録請求の範囲第
    １項、第２項および第３項のいずれかに記載の
    半導体装置。 (5) 半導体素子の外部接続用Al電極がCu金属化
    された上記Al箔リードにより引き出され、該
    Al箔リードが同時に外部リードとしてなる実
    用新案登録請求の範囲第１項、第２項、第３項
    および第４項のいずれかに記載の半導体装置。
JP1980139942U 1980-09-30 1980-09-30 Expired JPS6112678Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980139942U JPS6112678Y2 (ja) 1980-09-30 1980-09-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980139942U JPS6112678Y2 (ja) 1980-09-30 1980-09-30

Publications (2)

Publication Number Publication Date
JPS5764165U JPS5764165U (ja) 1982-04-16
JPS6112678Y2 true JPS6112678Y2 (ja) 1986-04-19

Family

ID=29499873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980139942U Expired JPS6112678Y2 (ja) 1980-09-30 1980-09-30

Country Status (1)

Country Link
JP (1) JPS6112678Y2 (ja)

Also Published As

Publication number Publication date
JPS5764165U (ja) 1982-04-16

Similar Documents

Publication Publication Date Title
US4459607A (en) Tape automated wire bonded integrated circuit chip assembly
JPH04230056A (ja) 電子構成素子およびこの電子構成素子を製造するための方法
JPS63246851A (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JP2002313995A (ja) ランドグリッドアレイ型半導体装置およびその実装方法
JP2735912B2 (ja) インバータ装置
JPS6125247Y2 (ja)
JPS6120760Y2 (ja)
JPS6148928A (ja) ハイブリッド集積回路
JPH104167A (ja) 半導体装置
JPS6125248Y2 (ja)
JP2668995B2 (ja) 半導体装置
JP3295987B2 (ja) 半導体装置の製造方法
GB2165704A (en) Heat dissipation for electronic components
JPS6120757Y2 (ja)
JPS6240443Y2 (ja)
JP2735920B2 (ja) インバータ装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2000301065A (ja) 圧電振動装置
JPH098224A (ja) 半導体モジュールと電力変換装置
JPH0357619B2 (ja)
JPS6350853Y2 (ja)
JP2513416B2 (ja) 半導体装置
JPH0661404A (ja) 半導体装置
JP2944588B2 (ja) 半導体装置及び半導体装置用リードフレーム
JPS5812447Y2 (ja) 半導体装置