JPS61208094A - ドツト表示駆動用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ドツトマトリクス表示装置を駆動するための
集積回路に関し、特に、表示情報をシリアルに取り込む
ドツト表示駆動用集積回路に関する。

（ロ）従来の技術 一般Ｋ、例えば、液晶を用いたドツトマトリクス表示装
置に文字あるいは図形等を表示させる場合には、周知の
液晶ダイナミック駆動方法に基いて、多数のＸ細電極を
順次選択駆動し、その選択状態に於いて、多数のＹ細電
極に選択あるいは非選択の駆動信号を印加している。こ
こで、多数のＹ細電極を駆動する信号は、そのとき選択
されているＸ細電極に連らなる多数のドツトの点灯及び
、非点灯を示す表示情報に基いて作成されるため、Ｙ細
電極を駆動する回路にその表示情報を供給するための記
憶回路が設けられる。

従来、表示情報を記憶する記憶回路は、特公昭５９−１
１９１６号公報に示される如（、Ｙ動電極数と等しいビ
ット出力を有するラッチ回路あるいは並列出力シフトレ
ジスタ等が用いられ、また、Ｘ細電極の選択状態が変化
する毎に記憶回路の内容を書き変えるために、次のｘｍ
ｍ極が選択されるまでに新しい表示情報を外部から受は
取り蓄積しておくためのシフトレジスタが設げられてい
る。

そして、Ｙ細電極の駆動回路、表示情報を記憶する記憶
回路、及び、書き換えのため表示情報を蓄積するシフト
レジスタ等を集積回路化して、ドツトマトリクス表示装
置のＹ＠電極駆動専用のＩＣが実現されている。

しかしながら、多数のＹ細電極を駆動する場合には、す
べての表示情報をシフトするために、すべての回路を動
作させなければならないので消費電力が増大する欠点が
あった。

そこで、シリアルに印加される表示情報をｍビット、例
えば、４ピツト毎にシフトレジスタ等で入力し、その４
ビツトの表示情報を一括して蓄積回路に記憶するドツト
表示駆動用集積回路が開発されている。

（／Ｊ　発明が解決しようとする問題点このようなｍビ
ット、例えば４ビツト率位でシリアルに入力する集積回
路では、シリアルに入力する際に４ビツトだけシフト動
作すれば良いため、消費電力が減少する利点があるが、
４ビツト率位で入力するため、４０倍数の表示情報をす
べて入力したとき蓄積回路に転送しなければ５間違った
表示情報で表示が為されてしまう。従って、４０倍数以
外で表示情報のシリアル転送を中止することはできない
不都合があった。

に）問題点を解決するための手段 本発明は、上述した点に鑑みて為されたものであり、シ
リアルに印加された表示情報が入力に共通に印加された
ｍ個のラッチ回路から成るシリアル−パラレル変換回路
と、表示情報と同期して印加される同期信号に基いて、
ｍ個のラッチ回路のラッチ動作を制御するｍ個のパルス
を順次出力する制御回路とを設けたものであり、ｍ個の
倍数に限定されることなく表示情報の入力が可能となる
。

（ホ）作用 本発明によれば、シリアル−パラレル変換回路のｍ個の
ラッチ回路は、表示情報と同期した同期信号が印加され
るたびに制御回路から順次出力されるパルスによって、
そのパルスが印加されたラッチ回路だけが表示情報を記
憶する。従って、シリアル−パラレル変換回路に入力さ
れた表示情報はシフトされず、各ラッチ回路には必ず所
定の表示情報が記憶されるため、ｍ個の表示情報が全部
入力された状態でなくとも蓄積回路への転送が可能とな
る。

（へ）実施例 第１図は、本発明の実施例を示すブロック図で路（１）
は、表示装置のＹ細電極を８０本駆動することのできる
出力Ｙ１〜Ｙ８ｏ　を有し、外部から印加される４種類
の電圧Ｖ＋　−Ｖｔ　、　Ｖｓ　、　Ｖｔ　を、記憶回
路（２）から印加される８０個の表示情報に基いて選択
し、出力Ｙ　ｌ　”””　Ｙ　ａ　ＯＫ送出する。記憶
回路（２）は、各出力Ｙ、−Ｙ、。に対応するドツトの
点灯及び非点灯を示す表示情報を各々記憶し液晶駆動回
路（１１に供給するものであり、例えば、８０個のラッ
チ回路から構成される。また、記憶回路（２）の記憶動
作は、外部端子（３）に印加される制御信号ＬＯＡＤに
よって制御され、制御信号ＬＯＡＤの立ち下がり時に蓄
積回路（４）Ｋ蓄積された８０個の表示情報を一度に入
力し記憶する。蓄積回路（４）はシ′リアルーパラレル
変換回路（５）の４ピツト出力を４ビツト率位で順次記
憶するものであり、例えば、Ｌ、〜Ｌ、。で示される８
０個のラッチ回路で構成される。また、ラッチ回路り、
〜ＬＡＧのラッチ動作は制御回路（５）から出力される
ラッチクロックＯＩ〜Ｏｔｏによって制御され、ラッチ
回路Ｌ１〜Ｌ。

はラッチクロックダ１、ラッチ回路り、〜Ｌ、はラッテ
クロック０２、・・・・・・ラッチ回路Ｌ？７〜Ｌ、。

はラッチクロック、１２ｏ＋というように４ビツト毎に
順番に制御される。シリアル−パラレル変換回路（５）
は、４個のラッテ回路（６０７）（８１（９１で構成さ
れ、各々のラッチ回路（６１（７１（８＋（９１の入力
りには表示情報ＤＡＴＡがシリアルに印加される外部端
子αＯｊが共通に接続されている。また、ラッチ回路（
６）の出力Ｑは蓄積回路（４）のラッチ回路り、　、　
Ｌ、　、　Ｌ、・・・・・・Ｌ？？に、ラッチ回路（７
）の出力Ｑは蓄積回路（４）のランチ回路Ｌｘ　、　Ｌ
ａ　、・・・Ｌｅａに、ラッチ回路（８）の出力Ｑは蓄
積回路（４）のラッチ回路Ｌｓ　、Ｌ７・・・・・・Ｌ
ＡＧに、ラッチ回路（９）の出力Ｑは蓄積回路（４）の
ラッチ回路Ｌ４　、　Ｌｓ・・・・・・Ｌ、。に接続さ
れる。更に、ラッチ回路（６）のクロック入カダにはク
ロックパルスＣＬ、が、ラッチ回路（７）のクロック入
カダにはクロックパルスＣＬ、が、ラッチ回路（８）の
クロック入７ＪＩＶＣはクロックパルスＣＬ、が、ラッ
チ回路（９）のクロック入カダにはクロックパルスＣＬ
４が、制御回路αυから印加される。制御回路ａυは、
制御信号ＬＯＡＤがセット端子Ｓに印加され、その立ち
上がりによって動作可能状態を記憶するイネーブルフリ
ップフロップα２＋Ｃ以下Ｅ−ＦＦとする）と、Ｅ−Ｆ
Ｆ（１３の出力Ｑによって制御され、Ｅ−ＦＦα２がセ
ットされているとき外部端子詔に表示情報ＤＡＴＡと同
期して印加された同期信号ＣＰをクロックパルスＣＬＫ
として出力するＡＮＤゲ−Ｈ３１と、制御信号ＬＯＡＤ
によってリセットされ、クロックパルスＣＬＫを計数す
る４進カウンタα滲と、４進カウンタＱ４１の出力に基
いてシリアル−パラレル変換回路（５）に供給されるク
ロックパルスＣＬ、〜ＣＬ、を作成する入力クロック発
生デコーダα９と、４進カウンタＩの出力と制御信号Ｌ
ＯＡＤがＯＲゲートａ６１を介して印加される２０進カ
ウンタａηと、２０進カウンタ（１７１の出力を入力し
クロックパルスＣＬＫに基いてラッチクロック鵜〜０２
ｏを作成するデコーダｕ８と、制御信号ＬＯＡＤが印加
されたとき同期信号ＣＰの半りロック分だけ遅れて２０
進カクンタαｎをリセットする遅通回路住９とから構成
される。

この制御回路（１１）に於いて、シリアルに印加される
表示情報ＤＡＴＡと同期した同期信号ＣＰが４進カウン
タα４に計数されると、入力クロック発生テコｌ−（ｍ
ハクＣ！　ｙ　クパ＃スＣＬ、　、ＣＬ２　、　ＣＬｓ
％ＣＬ４　　を順に出力する。従って、表示情報ＤＡＴ
Ａはラッチ回路ｆ６１　（７１（８１（９７の順に記憶
される。また、４進カウンタα滲が同期信号ＣＰを４個
計数したときに出力されるパルスが２０進カウンタＣ１
７１で計数されるたびに、デコーダαａからラッチクロ
ック０１〜０２ｏの１個が順番に出力され、そのラッチ
クロックダ、〜グ、。で制御される蓄積回路（４）の４
個のラッチ回路にシリアル−パラレル変換回路（５）に
記憶された表示情報ＤＡＴＡが転送記憶される。更に、
２０進カウンタａηが２０個のパルスを計数したときは
、キャリーＣＡＲがＥ−ＦＦＣ１２１のリセットＲ及び
ＡＮＤゲート■に印加される。キャリーＣＡＲによって
リセットされたＥ−ＦＦα２は、ＡＮＤゲー）Ｑ３１で
同期信号ＣＰを遮断し、４進カウンタＩの動作を停止さ
せる。また、キャリーＣＡＲの印加されたＡＮＤゲート
■は同期信号ＣＰを外部端子ｌ２ＩＩから次段への同期
信号出力ＣＰＯＵＴとして出力する。この外部端子＋２
１１は、第１図に示されたドツト表示駆動用ＩＣを縦続
接続して用いる場合、次段の同期信号ＣＰの入力端子に
接続される。

次に、第１図に示された如（８０個のＹ軸信号を出力す
ることのできるドツト表示駆動用ＩＣＥおいて、７８個
のＹ軸信号を使用したときに７８個の表示情報を入力す
る場合の動作を第２図を参照して説明する。

先ず、制御信号ＬＯＡＤを外部端子（３）Ｋ印加すると
、Ｅ−ＦＦ（１３がセットされ、４進カウンタα４がリ
セットされると共に遅延回路α９によって遅延されたパ
ルスにより２０進カウンタαηがリセットされる。これ
により、外部端子のに印加される同期信号ＣＰがクロッ
クパルスＣＬＫとして４進カウンタαをに計数可能とな
る。そこで、同期信号ＣＰと共に表示情報ＤＡＴＡを外
部端子ααに印加する。表示情報ＤＡＴＡは、液晶駆動
回路（１）の出力Ｙ、を出力させるための表示情報ＤＡ
ＴＡ１から順に同期信号と同期して順にＤＡＴＡ２、Ｄ
ＡＴＡ３・・・とシリアルに外部端子（ＩＩＫ印加され
る。４進カウンタα滲に１個目の同期信号ＣＰが計数さ
れると、入力クロック発生デコーダα９からクロックパ
ルスＣＬｌが出力されるため、表示情報ＤＡＴＡ１はラ
ッチ回路（６）に記憶される。次に、２個目の同期信号
ＣＰが４進カウンタＩに計数されると、入力クロック発
生デコーダα９から出力されるクロックパルスＣＬ２に
より表示情報ＤＡＴＡ２がラッチ回路（７）に記憶され
る。同様にして、表示情報ＤＡＴＡ３がラッチ回路（８
）に記憶され、更に、４個目の同期信号ＣＰにより表示
情報ＤＡＴＡ４がラッチ回路（９）に記憶されると、４
個目の同期信号ＣＰを計数した４進カウンタ圓の出力パ
ルスは、２０進カウンタαＤで計数されるため、デコー
ダ０秒からはラッチクロック０１が出力される。このラ
ッチクロックダ、により、ラッチ回路（６）の表示情報
ＤＡＴＡＩは蓄積回路（４）のラッチ回路り、Ｋ。

ラッチ回路（７）の表示情報ＤＡＴＡ２はラッチ回路り
、に、ラッチ回路（８）の表示情報ＤＡＴＡ３はラッチ
回路り、に、ラッチ回路（９）の表示情報ＤＡＴＡ４は
ラッチ回路Ｌ４に転送記憶される。同様の動作を繰り返
えすことにより、表示情報ＤＡＴＡ５以降が４ビット単
位で蓄積される。そして、最後に表示情報ＤＡＴＡ７７
とＤＡＴＡ７８をラッチ回路（６１（７１に記憶した状
態に於いて、表示情報ＤＡＴＡ及び同期信号ＣＰの印加
を停止し制御信号ＬＯＡＤを印加すると、この制御信号
ＬＯＡＤはＯＲゲート０６）を介して２ｏ進カウンタ（
１７）に印加され計数されるため、デコーダｕ８１から
はラッテクロック０２ｏが出力される。従って、ラッチ
回路（６）の表示情報ＤＡＴＡ７７はラッチ回路Ｌ７７
に転送記憶され、ラッチ回路（７）の表示情報ＤＡＴＡ
７８はラッチ回路ＬＥＡに転送記憶されるのである。こ
のとき、ラッチ回路Ｌ７ｇ及びり、。にもラッチ回路（
８）及び（９）に記憶された信号が転送されるが、Ｙ細
電極の駆動出力Ｙ７．及びＹ８ｏは使用されないため、
どんな信号が転送されても良い。従って、４０倍数でな
い数のＹ細電極を駆動する場合、４ビット単位で表示情
報をすべてシリアル−パラレル変換回路（５）に入力し
なくとも、蓄積回路（４）に正しく表示情報が蓄積され
る。

（トン　発明の効果 上述の如く本発明によれば、４０倍数以外で表示情報の
シリアル転送を停止することが可能となり、従来の如く
、４０倍数となるよ５にダミー情報を挿入する等の操作
が不要となるので、使い易いドツト表示駆動用集積回路
が得られ、また、表示情報の転送時間が短縮される利点
を有する。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図に示された実施例の動作を示すタイミング図である
。 主な図番の説明 （１）・・・液晶駆動回路、（２）・・・記憶回路、　
（３）σ１１２１１四・・・外部端子、　（４）・・・
蓄積回路、　（訃・・シリアル−パラレル変換回路、　
住υ・・・制御回路。

Claims (1)

【特許請求の範囲】
1. １、ドットマトリクス表示装置のドットを駆動するｍ×
   ｎ本の駆動信号を作成出力する駆動回路と、ドットの点
   灯及び非点灯を示す表示情報をｍ×ｎ個記憶し前記駆動
   回路に供給する表示情報記憶回路と、外部から印加され
   る表示情報をｍビット単位で順次蓄積する蓄積回路と、
   外部からシリアルに印加される表示情報をｍビット入力
   し前記蓄積回路に供給するシリアル−パラレル変換回路
   と、前記表示情報と同期して印加される同期信号に基い
   て前記シリアル−パラレル変換回路に入力された表示情
   報を前記蓄積回路に転送する制御信号を作成する制御回
   路とを備えたドット表示駆動用集積回路に於いて、前記
   シリアル−パラレル変換回路は、表示情報が共通に印加
   される入力を有するｍ個のラッチ回路から成り、該ラッ
   チ回路の各ラッチ動作が前記制御回路から前記同期信号
   に基いて順次出力されるｍ個のパルスにより為されるこ
   とを特徴とするドット表示駆動用集積回路。