JPS61208122A - Small-sized arithmetic unit - Google Patents
Small-sized arithmetic unitInfo
- Publication number
- JPS61208122A JPS61208122A JP4804085A JP4804085A JPS61208122A JP S61208122 A JPS61208122 A JP S61208122A JP 4804085 A JP4804085 A JP 4804085A JP 4804085 A JP4804085 A JP 4804085A JP S61208122 A JPS61208122 A JP S61208122A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- arithmetic
- cpu
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 230000015654 memory Effects 0.000 abstract description 20
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分骨」 本発明は、小型演算装置の表示切替手段に関する。[Detailed description of the invention] [Industrial use parts] The present invention relates to display switching means for a small-sized arithmetic device.
本発明は、小型演算装置の表示切替手段において、外部
の表示選択用の信号に応じて、表示すべき演算結果をま
す、データ転送用にコード変換し、更に現在表示されて
いるデータを一旦、1演算用cpuに直結する一時記憶
回路内に格納した後、表示すべきデータを表示制御手段
に出力する事により、表示制御手段側のデータメモリの
容量の大小にかかわらず、多くの演算結果の切替表示を
可能にし、かつ、一度計算した結果は何度表示切替をし
ても保持されるようにしたものである。In the display switching means of a small arithmetic device, the present invention first converts the calculation result to be displayed into a code for data transfer in response to an external display selection signal, and further converts the currently displayed data into a code for data transfer. By storing the data to be displayed in a temporary memory circuit directly connected to the CPU for calculation and then outputting it to the display control means, many calculation results can be stored regardless of the capacity of the data memory on the display control means side. This allows for switching display, and the result calculated once is retained no matter how many times the display is switched.
従来の小型演算装置(特に時計や電子卓上計算機など)
の場合、低消費電力、小型化を目的とし、一つのCpu
の内部に演算回路、記憶回路(RoM>、一時記憶回路
(RAM)を内賦し、かつLC!D(液晶表示体)など
を直接駆動可能なように表示制御回路を有しており、複
雑な演算を複数種行う場合は内部RAMの大半は演算用
のワークエリアとして使用してしまうため演算結果を複
数個一時記憶することができず、複数回の表示切替を行
う場合には、その都度、演算をやり直さなければならな
かった。Traditional small computing devices (especially watches, electronic desktop calculators, etc.)
For the purpose of low power consumption and miniaturization, one CPU
It has an arithmetic circuit, a memory circuit (RoM), a temporary memory circuit (RAM) inside, and a display control circuit that can directly drive an LC!D (liquid crystal display), etc., making it a complex device. When performing multiple types of calculations, most of the internal RAM is used as a work area for calculations, so it is not possible to temporarily store multiple calculation results. , the calculation had to be redone.
〔発明が解決しようとする問題点及び目的Jしかし前述
の従来技術では、低消費電力、小型化という面では利点
はあるが、時計用のものでは演算速度が遅く、精度的に
も不十分になる、又、従来技術においては、一時記憶回
路の容量に限界があるため、複雑な演算を行なおうとす
る場合、一時記憶回路の多くは演算用のワークエリアと
して使用されてしまうため、多数の演算結果を記憶して
おく事ができず、表示を切り替える都度、演算を行なう
必要があった。その結果、前の演算結果は一時記憶回路
上で破壊されてしまい、しかも表示切替に非常に時間が
かかるという問題点があった。[Problems and Objectives to be Solved by the Invention J However, although the above-mentioned conventional technology has advantages in terms of low power consumption and miniaturization, the calculation speed for watches is slow and the accuracy is insufficient. In addition, in the conventional technology, the capacity of the temporary memory circuit is limited, so when attempting to perform complex calculations, most of the temporary memory circuit is used as a work area for calculations, so a large number of It was not possible to store calculation results, and it was necessary to perform calculations each time the display was switched. As a result, the previous calculation result is destroyed on the temporary storage circuit, and there is a problem in that it takes a very long time to switch the display.
そこで本発明は、このような問題点を解決するもので、
その目的とするところは、低消発電力でかつ、小型化を
維持し、かつ複雑な演算結果を多数、外部の一時記憶回
路内に記憶する事により、迅速に表示切替を可能な小型
演算装置を提供するところにある。Therefore, the present invention aims to solve these problems.
The aim is to create a small arithmetic device that has low power consumption, maintains a compact size, and can quickly switch displays by storing a large number of complex arithmetic results in an external temporary memory circuit. It is located in a place that provides.
〔問題点を解決するための手段」
本発明の小型演算装置は、少なくとも外部信号によって
制御される演算用c pu、該cpuにより直接データ
の読み書き込みが可能な一時記憶手段、及び該演算用c
puによって演算された複数個の演算結果のうちいずれ
を表示するかを選択する表示選択手段、及び選択された
演算結果を表示用データに変換する表示制御手段、及び
該表示用データを表示する表示体を有する演算装置にお
いて、
a)該表示選択手段からの信号及び外部からの演算開始
信号によって、該演算用cpuの動作を停開始させる起
動制御手段、
b)該演算用cpuの複数個の演算結果を該一時記憶手
段へ記憶きせる演算結果書き込み手段、
C)該表示選択手段によって選択された演算結果を核一
時記憶手段から選択し、データ転送用にデータをコード
変換するデータ変換手段d)該表示選択手段によってデ
ータ変換された後、現在表示されている演算結果を該一
時記憶回路に格納し、其の後、該データ変換され九演算
結果を、表示制御手段に出力する表示切替手段
を有する事を特徴とする。[Means for Solving the Problems] The small-sized arithmetic device of the present invention includes at least an arithmetic CPU controlled by an external signal, a temporary storage means from which data can be directly read and written by the CPU, and the arithmetic CPU controlled by an external signal.
display selection means for selecting which one of the plurality of calculation results calculated by pu to display; display control means for converting the selected calculation result into display data; and a display for displaying the display data. a) a startup control means for stopping and starting the operation of the arithmetic CPU in accordance with a signal from the display selection means and an external arithmetic start signal; b) a plurality of arithmetic operations of the arithmetic CPU; C) a calculation result writing means for storing the result in the temporary storage means; C) data conversion means for selecting the calculation result selected by the display selection means from the temporary storage means and converting the data into a code for data transfer; The display switching means stores the currently displayed calculation result in the temporary storage circuit after data conversion by the display selection means, and then outputs the data converted nine calculation results to the display control means. characterized by things.
本発明の前記の構成によれば、外部からの演算開始信号
を受けて起動制御手段が動作し、演算用cpuが、必要
なデータに基づき演算を開始する。According to the above configuration of the present invention, the activation control means operates upon receiving a calculation start signal from the outside, and the calculation CPU starts calculation based on necessary data.
演算結果は順次、演算結果かき込み手段によって一時記
憶回路に記憶される。The calculation results are sequentially stored in the temporary storage circuit by the calculation result writing means.
通常はそれらの演算結果のうちの一つが演算用cpuか
ら、データ変換手段へ送られ転送用にコード変換された
後、表示制御手段に出力され、表示体に表示される。そ
の後、外部から表示切替信号が入力されると、表示選択
手段で選択された演算結果が一時記憶手段内から選択さ
れ、まずデータ変換手段によってコード変換される。そ
の後、現在表示されている演算結果が表示制御手段から
一時記憶回路内に書き込まれる。これが終了した後先の
コード変換されたデータが、演算用cpuを介して、表
示制御手段に出力され、表示体に表示される。Normally, one of the results of these calculations is sent from the calculation CPU to the data conversion means, converted into a code for transfer, and then output to the display control means and displayed on the display. Thereafter, when a display switching signal is input from the outside, the calculation result selected by the display selection means is selected from the temporary storage means, and first code converted by the data conversion means. Thereafter, the currently displayed calculation result is written into the temporary storage circuit from the display control means. After this is completed, the code-converted data is output to the display control means via the calculation CPU and displayed on the display.
〔実施例J
第1図は、本発明の実施例における小型演算装置の回路
ブロック図である。[Embodiment J FIG. 1 is a circuit block diagram of a small-sized arithmetic device in an embodiment of the present invention.
10けスイッチ又はキーボード等からなる入力回路、2
0.21は演算用cpuの起動制御手段であるところの
発振制御回路及び、発振回路である。30は演算用cp
u、40は演算結果かき込み回路、50は演算結果を転
送用データに変換するデータ変換回路、60.61は入
力回路からのスイッチ信号を計数し、コード変換する事
により表示選択を行うカウンタ、及びデコーダーであり
、表示選択手段を成す。70は表示選択信号1006の
信号によって表示データの入出力を行う表示データ入出
力回路であり、表示切替手段を成す。Input circuit consisting of 10 switches or keyboard, etc. 2
0.21 is an oscillation control circuit and an oscillation circuit which are the activation control means for the calculation CPU. 30 is cp for calculation
u, 40 is a calculation result writing circuit; 50 is a data conversion circuit that converts the calculation result into data for transfer; 60 and 61 are counters that count switch signals from the input circuit and perform display selection by converting the codes; It is a decoder and constitutes display selection means. A display data input/output circuit 70 inputs and outputs display data in response to the display selection signal 1006, and constitutes display switching means.
100は液晶等の表示体、110,111は表示制御回
路及び表示用データメモリであり表示制御手段をなす、
1000 は、′表示切替スイッチ入力、1001 は
、演算の停開始金制御する演算制御信号、1002 は
、演算用cpu用のクロック、1005は、データバス
、1004は、アドレスバスである。100 is a display body such as a liquid crystal; 110 and 111 are display control circuits and display data memories, which constitute display control means;
1000 is a display changeover switch input, 1001 is an arithmetic control signal for controlling the start/stop of arithmetic operations, 1002 is a clock for the arithmetic CPU, 1005 is a data bus, and 1004 is an address bus.
まず、入力回路10から、演算開始信号1001が入力
されると、発振制御回路20は、その信号を判定し、発
振回路21を駆動させる。発振回路21から演算用cp
u50に、演算用のクロック1002 が供給される、
演算用cpuでは予め与えられたデータに対して少なく
とも一つの演算全行い、その結果を一時記憶回路90に
、次々に格納して行く、この状態を示したのが第2図で
あるが、演算結果は演算結果かき込み回路40によって
エリアA、エリアB・・・という順序で格納して行く、
そのときの演算プログラムはすべて記憶回路80の中に
記憶されている。演算終了後、第5番目に計算された結
果が、データ変更回路において、転送用データに変換び
れて、一旦、一時記憶回路内の転送データ用エリアに送
られ、その後、データバス1003 ’i介して、演
算用cpu30から、表示データ入出力回路70に送ら
れ、表示用データメモリ111へ格納される。このデー
タを表示制御回路110でデコードして表示体10[+
に表示する。First, when the calculation start signal 1001 is input from the input circuit 10, the oscillation control circuit 20 determines the signal and drives the oscillation circuit 21. From the oscillation circuit 21 to the calculation cp
A calculation clock 1002 is supplied to u50.
The calculation CPU performs at least one operation on data given in advance, and stores the results one after another in the temporary storage circuit 90. This state is shown in FIG. The results are stored in the order of area A, area B, etc. by the calculation result writing circuit 40.
All arithmetic programs at that time are stored in the storage circuit 80. After the calculation is completed, the fifth calculated result is converted into data for transfer in the data change circuit, sent to the transfer data area in the temporary storage circuit, and then sent via the data bus 1003'i. The data is sent from the calculation CPU 30 to the display data input/output circuit 70 and stored in the display data memory 111. This data is decoded by the display control circuit 110 and the display body 10 [+
to be displayed.
次に入力回路10から表示切替信号1000 が入力さ
れると、カワンタ60において、該信号1000 を計
数し、その値をデコーダ61でデコードして、演算用c
pu30に、次に何全表示すべきであるかを示す表示切
替1006 ’i出力する。Next, when the display switching signal 1000 is inputted from the input circuit 10, the counter 60 counts the signal 1000, and the decoder 61 decodes the value.
A display switching 1006 'i indicating how many items should be displayed next is output to the pu30.
今、表示切替信号1006 により、一時記憶回路10
0内のAエリアに格納されているデータを次に表示する
。この場合、第2図に示す様に、エリアA内の演算結果
を−1データ変換回路50において、データ転送用にコ
ード変換を行い、転送データ用エリアに格納する。次に
、現在表示体100に表示されているデータを表示用デ
ータメモリ111 から、表示データ入出力回路70を
介して、一時記憶回路100のエリアAに格納する。Now, by the display switching signal 1006, the temporary storage circuit 10
The data stored in area A within 0 will be displayed next. In this case, as shown in FIG. 2, the calculation result in area A is converted into a code for data transfer in the -1 data conversion circuit 50, and is stored in the transfer data area. Next, the data currently displayed on the display body 100 is stored in area A of the temporary storage circuit 100 from the display data memory 111 via the display data input/output circuit 70.
この様に、現在の表示データが、一時記憶回路10a内
に待避された後、先に転送データ用エリア内のデータを
、表示データ入出力回路70t−介して、表示用データ
メモリ111 に出力する。In this way, after the current display data is saved in the temporary storage circuit 10a, the data in the transfer data area is first output to the display data memory 111 via the display data input/output circuit 70t. .
以上の様な一連のデータの変換が終了すると、終了信号
1007 が発振制御回路20へ出力される。発振制御
回路20は、該終了信号1007 を受けて、発振回路
21を停止し、クロック1002の供給が停止し、演算
用cpuの動作が停止する。When the series of data conversions as described above are completed, a completion signal 1007 is output to the oscillation control circuit 20. Upon receiving the end signal 1007, the oscillation control circuit 20 stops the oscillation circuit 21, the supply of the clock 1002 is stopped, and the operation of the arithmetic CPU is stopped.
第3図は、表示切替の実施例図であるが、85年4月3
0日の0WASKの演算結果(演算例として潮の満干を
求める計算式を用いている)、を表示切替スイッチ11
により、85年5月30日のKOOFINの演算結果に
切り変わっている。Figure 3 is an example diagram of display switching, April 3, 1985.
Display changeover switch 11 to display the calculation result of 0WASK on day 0 (using the calculation formula for calculating the high and low tide as an example calculation)
The result has been changed to the KOOFIN calculation result on May 30, 1985.
尚、ここに挙げた実施例はあくまで一実施例にすぎない
ものであり、特にこれに限るものではない。Note that the embodiments listed here are merely examples, and the present invention is not particularly limited thereto.
以上述べた様に本発明は、演算の実行及び、表示の切替
時にのみ、外部信号から制御される演算用cpuを動作
させる起動制御手段を有しているため、装置全体の消費
電力を必要最低限に押える事ができるという効果を有す
る。As described above, the present invention has a startup control means that operates the calculation CPU controlled by an external signal only when executing calculations and switching displays, so the power consumption of the entire device is reduced to the necessary minimum. It has the effect of being able to hold down to a limit.
又、本発明は、複数個の演算結果を演算用cpuに直結
する一時記憶回路に格納するようになっているため、表
示制御手段側の記憶容量に関係なく複数個の演算結果を
記憶しておくことができ、その為、表示切替が迅速に行
う事ができる。又、表示制御手段側のメモリ内の内容を
一旦、該一時記憶回路内に待避させているため、この表
示制御手段のメモリも、演算結果記憶用のメモリの延長
として使用する事ができ、より有効なメモリの活用がで
争る。しかも、表示切替の都度演算をやり直す必要がな
く、より迅速な表示切替が可能になるという効果を有す
る。Further, in the present invention, since a plurality of calculation results are stored in a temporary storage circuit directly connected to the calculation CPU, the plurality of calculation results can be stored regardless of the storage capacity on the display control means side. Therefore, display switching can be performed quickly. Furthermore, since the contents of the memory on the display control means side are temporarily saved in the temporary storage circuit, the memory of the display control means can also be used as an extension of the memory for storing calculation results, making it even more convenient. Effective memory utilization is at stake. Moreover, there is no need to redo calculations each time the display is switched, and there is an effect that the display can be switched more quickly.
cJ!に又、次に表示すべきデータを表示制御手段に出
力する前に、予めデータ変換手段において転送用にデー
タを変換するため、より効率的に演算用Cpuから表示
制御手段側にデータを転送する奪が可能になるという効
果を有する。cJ! Furthermore, before outputting the data to be displayed next to the display control means, the data is converted for transfer in the data conversion means in advance, so data can be more efficiently transferred from the calculation CPU to the display control means. It has the effect of making it possible to steal.
第1図は、本発明の小型演算装置の回路ブロック図、
第2図は、本発明の演算結果一時記憶回路の概念図。
第3図は、本発明の表示切替を示す図である。
図中
10・・・入力回路 20・・・発振制御回路2
1・・・発振回路 30・・・演算用c p +
x40・・・演算結果書き込み回路
50・・・データ変換回路 60・−・カウンタ61・
・・デコーダ 70・・・表示デコーダ入80・
・・記憶回路 出力(ロ)路90・・・←時
記憶回路
100・・・表示体
110・・・表示制御回路
111・・・表示用データメモリ
以 上
出願人 株式会社諏 訪 精 工 舎
代理人 弁理士 最 上 務
9Q一時話應面給
第2図
■
第3図FIG. 1 is a circuit block diagram of a small-sized arithmetic device of the present invention, and FIG. 2 is a conceptual diagram of an arithmetic result temporary storage circuit of the present invention. FIG. 3 is a diagram showing display switching according to the present invention. In the figure 10... Input circuit 20... Oscillation control circuit 2
1...Oscillation circuit 30...Arithmetic cp+
x40...Arithmetic result writing circuit 50...Data conversion circuit 60...Counter 61...
...Decoder 70...Display decoder included 80.
...Memory circuit output (b) path 90...←Time memory circuit 100...Display body 110...Display control circuit 111...Display data memory and above Applicant Suwa Seikosha Co., Ltd. Agent Person Patent Attorney Mogami 9Q Temporary Interview Salary Figure 2 ■ Figure 3
Claims (1)
該cpuのプログラム等を記憶させておく記憶手段、該
cpuにより直接データの読み書きが可能な一時記憶手
段、及び、該演算用cpuによつて演算された複数個の
演算結果のうちいずれを表示するかを選択する表示選択
手段、及び選択された演算結果を表示用データに変換す
る表示制御手段、及び該表示用データを表示する表示体
を有する演算装置において、 a)該表示選択手段からの信号及び外部からの演算停開
始信号によつて、該演算用cpuの動作を停開始させる
起動制御手段 b)該演算用cpuの複数個の演算結果を該一時記憶手
段へ記憶させる演算結果書き込み手段 c)該表示選択手段によつて選択された演算結果を該一
時記憶手段から選択し、データ転送用にデータをコード
変換するデータ変換手段、d)該表示選択手段によつて
選択された演算結果が該データ変換手段によつてデータ
変換された後、現在表示されている演算結果を、該一時
記憶回路に格納し、其の後、該データ変換された演算結
果を、表示制御手段に出力する表示切替手段 を有する事を特徴とする小型演算装置。[Claims] A computing CPU controlled by at least an external signal;
A storage means for storing programs of the CPU, a temporary storage means for directly reading and writing data by the CPU, and displaying any one of a plurality of calculation results calculated by the calculation CPU. a) a signal from the display selection means; a display control means that converts the selected calculation result into display data; and a display body that displays the display data; and start control means for stopping and starting the operation of the arithmetic CPU in accordance with an external arithmetic stop start signal; b) an arithmetic result writing means for storing a plurality of arithmetic results of the arithmetic CPU in the temporary storage means; c) ) data conversion means for selecting the calculation result selected by the display selection means from the temporary storage means and converting the data into a code for data transfer; d) data conversion means for selecting the calculation result selected by the display selection means from the temporary storage means; A display for storing the currently displayed calculation result in the temporary storage circuit after data conversion by the data conversion means, and then outputting the data-converted calculation result to the display control means. A small arithmetic device characterized by having a switching means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4804085A JPS61208122A (en) | 1985-03-11 | 1985-03-11 | Small-sized arithmetic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4804085A JPS61208122A (en) | 1985-03-11 | 1985-03-11 | Small-sized arithmetic unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208122A true JPS61208122A (en) | 1986-09-16 |
Family
ID=12792203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4804085A Pending JPS61208122A (en) | 1985-03-11 | 1985-03-11 | Small-sized arithmetic unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208122A (en) |
-
1985
- 1985-03-11 JP JP4804085A patent/JPS61208122A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674423B2 (en) | Drive unit and liquid crystal device | |
| JPS61208122A (en) | Small-sized arithmetic unit | |
| KR100201513B1 (en) | Single chip microcomputers and electronics embedded therein | |
| JPH0150929B2 (en) | ||
| JP3197123B2 (en) | Character display data writing device | |
| JPH11340816A (en) | Electronic counter | |
| JPS6229979Y2 (en) | ||
| JPH02266999A (en) | Ic card with displaying and inputting functions | |
| JPS6336360Y2 (en) | ||
| CN211236770U (en) | Domestic intelligent terminal based on MCU integrated GPU | |
| JP2595243Y2 (en) | Microcomputer | |
| JPS6310553Y2 (en) | ||
| JPS60204057A (en) | Small electronic device with data storage function | |
| JP3580118B2 (en) | Liquid crystal drive | |
| JPH03263112A (en) | Data saving system at the time of disconnection of power source in information processor | |
| KR830001450B1 (en) | Electronic digital multifunction watch | |
| JPS5848698Y2 (en) | Composite display device | |
| JPH052253U (en) | Electronic device using external memory | |
| CN2210426Y (en) | watch micro translator | |
| JPH03288194A (en) | Cursor storage control circuit | |
| JPS6275494A (en) | Liquid crystal display controller | |
| JPS5911349U (en) | Arithmetic function designation device for small electronic calculators | |
| JPS6130145U (en) | Small electronic calculator with binary data display function | |
| JPS61156360A (en) | Small electronic device with data storage function | |
| JPS585790A (en) | Liquid crystal display driving circuit |