JPS61208870A - 半導体集積回路用薄構造体 - Google Patents

半導体集積回路用薄構造体

Info

Publication number
JPS61208870A
JPS61208870A JP61050276A JP5027686A JPS61208870A JP S61208870 A JPS61208870 A JP S61208870A JP 61050276 A JP61050276 A JP 61050276A JP 5027686 A JP5027686 A JP 5027686A JP S61208870 A JPS61208870 A JP S61208870A
Authority
JP
Japan
Prior art keywords
silicon
semiconductor integrated
integrated circuit
film
structural body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61050276A
Other languages
English (en)
Inventor
ユンゲン、グリーシング
ウエルナー、ラインドル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS61208870A publication Critical patent/JPS61208870A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコンと高融点金属（Ｔａ、Ｔｉ、Ｍｏ、
Ｗ）のケイ化物とから成り、膜構造体が他のプロセス（
：て焼戻されかつ場合によっては酸化させられる半導体
集積回路用薄膜構造体Ｃ：関する。
〔従来の技術〕
半導体集積回路の製造においては、シリコンと高融点金
属のケイ化物とから成る膜結合体がしばしば使用される
。他のプロセスにてこの膜結合体は焼戻され、そしてし
ばしば同様に酸化させられる。その場合には、ケイ化物
の生成前に下層表面上に形成される貢物（たとえば酸化
物、窒化物あるいは炭化物）から成る僅かな原子層の膜
がシリコンの拡散を妨げるか不可能にし、あるいは接触
抵抗を高めるという問題がある。
シリコン上の酸化物層は一般（：湿式化学エツチング、
いわゆる”ＨＰ−Ｄｉｐ　”によってケイ化物の生成前
に除去される（第１の方法）。または、ケイ化物の生成
の直前に基板が真空状態にてイオ、ン流を照射され、そ
れにより表面が切取りにより洗浄される（第２の方法）
。
〔発明が解決しようとする問題点〕
しかしながら第１の方法においては、酸化物層しか除去
できず、さらに空気によって酸化物が再形成されるの乞
防ぐためにディスクは数分間シリコンによってコーティ
ングされなければならなし）という欠点がある。一方第
２の方法においては、半導体材料が損傷を受けるの全回
避することができないという欠点がある。シリコン下層
を使用しないというプロセスの変形例においては、半導
体が広範囲に亘って露出しているので、第２の方法は禁
止されている。
そこで本発明は、このような点に鑑みてなされ、異物か
ら成長した膜を溶かすかまたは無害の化合物に変換する
ことン目的とする。
〔問題点を解決するための手段〕
この目的を達成するために、本発明は、シリコンと導電
性膜との間Ｃ二反応性中間膜を設けることを特徴とする
。
それによって、シリコン膜とその上に位置する膜との間
Ｃ二特に良好な接触が生じるようになる。
上述した金属（Ｔａ、Ｔｉ、Ｍｏ、Ｗ）と酸素、窒素お
よび炭素との反応エンタルピーは、シリコンとの反応エ
ンタルピーよりも高い。すなわち当該Ｓｔ化合物が金属
酸化物、金属窒化物および金属炭化物を形成しながら溶
かされる反応エンタルピーよりも高い。
本発明の１つの実施態様によれば、反応性中間膜として
、ケイ化物を形成するために使用されるのと同じ金属か
ら成る非常に薄いたとえば１０ｎｍの層が挿入される。
このことにより、膜生成および他の処理（たとえばエツ
チング処理）の際に特別な利点がもたらされる。
〔実施例〕
次に本発明の実施例を図面に基づいて詳細Ｃ二説明する
。
第１因は均一の薄膜構造部を有する本発明の一実施例の
断面図、＄２因は多層膜生成部を有する本発明の他の実
施例の断面図である。
これらの図Ｃ二おいて、それぞれ１はシリコン、２は反
応性中間膜、３は均一のシリコン膜、４はたとえばタン
タルおよびシリコンから成る多層膜生成部である。
これらの膜は真空中で連続的（膜生成される。本発明に
よる方法は、いかなる場合にも平らな表面ｔ＠提とする
わけではなく、部分的に露出するシリコン膜（：おいて
も同じ効果にて使用可能である。
〔発明の効果〕
以上Ｃ二説明したように、本発明においては、シリコン
と導電性膜との間に、焼戻し期間中に表面不純物が溶か
されて無害な化合物に変換される反応性中間膜ン設けた
ので、シリコンとその上に位置する膜との間に特に良好
な接触が生じるようになる。
【図面の簡単な説明】
＠１図および第２図はそれぞれ本発明の寮なる実施例の
概略断面図である。 １・・・シリコン、　　２・・・反応性中間膜、　３・
・・均一シリコン膜、　　４・・・多層膜生成部。

Claims (1)

  1. 【特許請求の範囲】 １）シリコンと高融点金属（Ｔａ、Ｔｉ、Ｍｏ、Ｗ）の
    ケイ化物とから成り、膜構造体が他のプロセスにて焼戻
    されかつ場合によつては酸化させられる半導体集積回路
    用薄膜構造体において、前記シリコン（１）と導電性膜
    （３）との間に、焼戻し期間中に表面不純物が溶かされ
    て無害な化合物に変換される反応性中間膜（２）を設け
    たことを特徴とする半導体集積回路用薄膜構造体。 ２）前記中間膜として、純粋な金属たとえばＴａから成
    る非常に薄いたとえば１０ｎｍの層が設けられることを
    特徴とする特許請求の範囲第１項に記載の薄膜構造体。
JP61050276A 1985-03-13 1986-03-07 半導体集積回路用薄構造体 Pending JPS61208870A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3509001 1985-03-13
DE3509001.4 1985-03-13

Publications (1)

Publication Number Publication Date
JPS61208870A true JPS61208870A (ja) 1986-09-17

Family

ID=6265092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61050276A Pending JPS61208870A (ja) 1985-03-13 1986-03-07 半導体集積回路用薄構造体

Country Status (4)

Country Link
EP (1) EP0194569B1 (ja)
JP (1) JPS61208870A (ja)
AT (1) ATE45057T1 (ja)
DE (1) DE3664702D1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559700B2 (ja) * 1986-03-18 1996-12-04 富士通株式会社 半導体装置の製造方法
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2957112A (en) * 1957-12-09 1960-10-18 Westinghouse Electric Corp Treatment of tantalum semiconductor electrodes
DE1764434A1 (de) * 1968-06-05 1971-07-22 Telefunken Patent Verfahren zum Kontaktieren eines Halbleiterbauelementes
US4215156A (en) * 1977-08-26 1980-07-29 International Business Machines Corporation Method for fabricating tantalum semiconductor contacts

Also Published As

Publication number Publication date
ATE45057T1 (de) 1989-08-15
EP0194569A1 (de) 1986-09-17
DE3664702D1 (en) 1989-08-31
EP0194569B1 (de) 1989-07-26

Similar Documents

Publication Publication Date Title
JP2915828B2 (ja) 半導体の配線構造およびその製造方法
JP3519632B2 (ja) 半導体装置の製造方法
US20020076940A1 (en) Manufacture of composite oxide film and magnetic tunneling junction element having thin composite oxide film
US5430258A (en) Copper interconnection structure and method of preparing same
JPS61208870A (ja) 半導体集積回路用薄構造体
JPS62113421A (ja) 半導体装置の製造方法
JPH0427163A (ja) 半導体装置およびその製造方法
JPH10289885A (ja) 半導体装置およびその製造方法
JPH01234578A (ja) 銅薄膜のドライエツチング方法
JP3127585B2 (ja) メタルプラグの形成方法
JPS58161344A (ja) 半導体装置の製造方法
JPS60175456A (ja) 半導体装置の製造方法
JPH05267300A (ja) 半導体装置
JPH02260535A (ja) 半導体装置の製造方法
JPS58155767A (ja) Ｍｏｓ型半導体装置の製造方法
JPH06209049A (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP3128153B2 (ja) 半導体装置の製造方法
JP2857170B2 (ja) 半導体装置の製造方法
JPS6167270A (ja) 半導体装置
JPH0151053B2 (ja)
JPH0228931A (ja) 半導体装置の製造方法
JPH03154332A (ja) 半導体装置の製造方法
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
JPH0467635A (ja) 配線の形成方法