JPS6121005B2 - - Google Patents
Info
- Publication number
- JPS6121005B2 JPS6121005B2 JP53077282A JP7728278A JPS6121005B2 JP S6121005 B2 JPS6121005 B2 JP S6121005B2 JP 53077282 A JP53077282 A JP 53077282A JP 7728278 A JP7728278 A JP 7728278A JP S6121005 B2 JPS6121005 B2 JP S6121005B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor active
- controlled
- electrode
- active element
- controlled electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 19
- 230000005236 sound signal Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Television Receiver Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は音声多重テレビジヨン放送が受信可
能なテレビジヨン受像機とか、この受像機ととも
に用いられる音声多重受信アダプタ装置等に用い
られる切換え及び合成信号出力装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching and composite signal output device used in a television receiver capable of receiving audio multiplex television broadcasts, an audio multiplex reception adapter device used with this receiver, and the like.
音声多重テレビジヨン放送においては、主チヤ
ンネルの音声信号に副チヤンネルの音声信号を重
畳して放送することにより、受信側ではステレオ
音声や異種プログラムの音声を同時にあるいは選
択して聴くことができる。この放送は一般には、
主チヤンネルの音声信号によりFM変調された
4.5MHzの音声中間周波を、副チヤンネルの音声
信号によつてFM変調され31.5KHzの副キヤリア
で再度FM変調するFM―FM方式を用いている。
受信側において上記の放送を受信するためには、
放送の種類(モノラル放送、異種プログラム放
送、ステレオ放送)を区別するための放送種類判
別回路、この半別回路の判別出力に応じて音声信
号情報を処理して出力するための信号切換え及び
合成装置が必要である。放送の種類を判別する手
段としては、放送側から多重化して送られる制御
信号をAM検波することによつて判別するもの
で、異種プログラム放送の場合は922.5Hzのパイ
ロツト信号、ステレオ放送の場合は982.5Hzのパ
イロツト信号が得られ、これをフイルタ回路に通
して判別情報としている。なお、モノラル放送は
パイロツト信号が無い場合である。 In audio multiplex television broadcasting, the audio signal of a sub channel is superimposed on the audio signal of a main channel and then broadcast, allowing the receiving side to listen to stereo audio or audio from different programs simultaneously or selectively. This broadcast is generally
FM modulated by the main channel audio signal
It uses the FM-FM method, in which the 4.5MHz audio intermediate frequency is FM-modulated by the audio signal of the sub-channel, and then FM-modulated again by the 31.5KHz sub-carrier.
In order to receive the above broadcast on the receiving side,
A broadcast type discrimination circuit for distinguishing the type of broadcast (monaural broadcast, different program broadcast, stereo broadcast), and a signal switching and synthesis device for processing and outputting audio signal information according to the discrimination output of this half-divided circuit. is necessary. The type of broadcasting is determined by AM detection of control signals multiplexed and sent from the broadcasting side.In the case of different program broadcasting, a 922.5Hz pilot signal is used, and in the case of stereo broadcasting, a 922.5Hz pilot signal is used. A 982.5Hz pilot signal is obtained, which is passed through a filter circuit and used as discrimination information. Note that monaural broadcasting is when there is no pilot signal.
次に前記信号切換え及び合成装置においては、
第1入力端に主チヤンネルの信号、第2入力端に
副チヤンネルの信号が導入される。したがつて放
送の種類によつて各チヤンネルの信号を出力端に
対して合成して出力したり、片方のみを選択して
出力したりする必要がある。たとえば異種プログ
ラム放送の場合は、主チヤンネルに日本語、副チ
ヤンネルに外国語の音声が含まれているので使用
者の好みによつて切換えができるように構成され
ている。またステレオ放送の場合は、主チヤンネ
ルにL+R信号、副チヤンネルにL−R信号が含
まれているのでマトリツクス回路を通して出力端
にL,Rの各信号を導出する必要がある。とくに
ステレオ放送の場合は、異種プログラム放送のと
きのように単に一方に入力端の信号を出力端に導
出するのではなく、マトリツクス回路を通して導
出しなければならないので、そのステレオセパレ
ーシヨンが良好に得られる必要がある。 Next, in the signal switching and combining device,
A main channel signal is introduced into the first input terminal, and a sub-channel signal is introduced into the second input terminal. Therefore, depending on the type of broadcasting, it is necessary to combine the signals of each channel and output them to the output end, or to select and output only one of them. For example, in the case of a different program broadcast, the main channel contains Japanese sound and the sub channel contains foreign language sound, so that the user can switch between them according to his/her preference. Further, in the case of stereo broadcasting, since the main channel contains an L+R signal and the sub channel contains an LR signal, it is necessary to derive each of the L and R signals to the output end through a matrix circuit. In particular, in the case of stereo broadcasting, the signal at the input end is not simply led out to the output end as is the case with different program broadcasts, but it must be led out through a matrix circuit, so it is difficult to obtain good stereo separation. It is necessary to be
この発明は上述の事情に対処すべくなされたも
ので、入力端に加わる信号が異種の信号(例えば
日本語と外国語)であつても、又L+R,L−R
信号であつても、出力端にはその入力信号に応じ
て好みの出力を導出することができ切換機能が豊
富であり、かつ簡単な構成で高性能のマトリツク
ス回路をも形成し得る切換え及び合成信号出力装
置を提供することを目的とするものである。 This invention was made in order to cope with the above-mentioned situation, and even if the signals applied to the input terminal are different types of signals (for example, Japanese and foreign languages),
Even if it is a signal, the output end can derive the desired output according to the input signal, has a wide range of switching functions, and can also form a high-performance matrix circuit with a simple configuration. The object of the present invention is to provide a signal output device.
以下この発明の実施例を図面を参照して説明す
る。すなわち、第1図はこの発明の理解を容易に
するために、基本動作を得る部分を抽出した回路
であり、トランジスタT1,T2は、それぞれのエ
ミツタ(被制御電極)にトランジスタT3,T4の
コレクタが接続されており、各トランジスタ
T1,T2,T3,T4のベース(制御電極)には入力
端1,2,3,4が設定されている。前記トラン
ジスタT3,T4のエミツタはそれぞれ抵抗R1,R2
を介して基準電位端に接地され、前記トランジス
タT1,T2のコレクタは抵抗R3,R4(この抵抗は
可変抵抗であつてもよい。)をそれぞれ介して、
直流基準電圧源Eに接続されている。そして、前
記トランジスタT1,T2のコレクタに出力端5,
6が設定されている。また前記トランジスタ
T1,T2のエミツタ間には抵抗R5が接続されてい
る。 Embodiments of the present invention will be described below with reference to the drawings. That is, FIG. 1 shows a circuit in which the basic operation is extracted in order to facilitate understanding of the present invention, and transistors T 1 and T 2 have transistors T 3 and T 3 connected to their respective emitters (controlled electrodes). The collector of T4 is connected and each transistor
Input terminals 1 , 2 , 3 , and 4 are set at the bases (control electrodes) of T 1 , T 2 , T 3 , and T 4 . The emitters of the transistors T 3 and T 4 are connected to resistors R 1 and R 2 respectively.
The collectors of the transistors T 1 and T 2 are connected via resistors R 3 and R 4 (the resistors may be variable resistors), respectively.
It is connected to a DC reference voltage source E. An output terminal 5 is connected to the collectors of the transistors T 1 and T 2 .
6 is set. Also, the transistor
A resistor R5 is connected between the emitters of T1 and T2 .
上記の如く構成する場合抵抗R1,R2は等し
く、抵抗R3,R4も等しくし、抵抗R1,R3,R5の
比を適当に設定すれば、端子1,2から交流信号
入力を供給した際この回路は差動増幅器として動
作する。そして、出力端5と対接地間及び出力端
6と対接地間には互いに逆相で等振幅の出力信号
を得ることができる。更に入力端3(または4)
から信号を加えれば、カスコード増幅器として動
作し出力端5(または6)のみに出力信号を得る
ことができる。今、前記抵抗R1〜R5を適宜選定
して、カスコード増幅器としての電圧利得を2A
倍、差動増幅器としての電圧利得も2A倍(出力
端5,6間の差動出力)とすると、出力端5また
は6と対接地間の電圧利得(片則出力電圧利得)
はA倍となる。 In the above configuration, if the resistors R 1 and R 2 are equal, the resistors R 3 and R 4 are also equal, and the ratio of the resistors R 1 , R 3 , and R 5 is set appropriately, an AC signal can be output from terminals 1 and 2. When supplied with an input, this circuit operates as a differential amplifier. Output signals having mutually opposite phases and equal amplitude can be obtained between the output terminal 5 and the ground and between the output terminal 6 and the ground. Furthermore, input terminal 3 (or 4)
If a signal is added to the amplifier, it operates as a cascode amplifier, and an output signal can be obtained only at the output terminal 5 (or 6). Now, select the resistors R 1 to R 5 appropriately to obtain a voltage gain of 2A as a cascode amplifier.
If the voltage gain as a differential amplifier is also 2A times (differential output between output terminals 5 and 6), the voltage gain between output terminal 5 or 6 and ground (unilateral output voltage gain)
becomes A times.
ここで、音声多重テレビジヨン放送のうちステ
レオ放送の場合を仮定すると、主及び副チヤンネ
ルの音声信号はそれぞれ(L+R)及び(L−
R)の成分となる。L+R信号を入力端1及び
4、L−Rを入力端2に供給すると、出力端5
(対接地間)の出力は、
−A{(L+R)−(L−R)}=−2AR
出力端6(対接地間)の出力は
−A{(L+R)−(L−R)}−2A(L+R)=
−2AL
となり、ステレオマトリツクスされた右信号R信
び左信号Lの各成分が得られる。 Here, assuming the case of stereo broadcasting among audio multiplex television broadcasts, the audio signals of the main and sub channels are (L+R) and (L-
It becomes a component of R). When the L+R signal is supplied to input terminals 1 and 4, and the L-R signal is supplied to input terminal 2, output terminal 5
The output (between ground) is -A{(L+R)-(L-R)}=-2AR The output of output terminal 6 (between ground) is -A{(L+R)-(L-R)}- 2A(L+R)=
-2AL, and each component of the stereo matrixed right signal R and left signal L is obtained.
この回路自体でのステレオセパレーシヨンは、
例えば抵抗R1=抵抗R2=0.5kΩ〜2kΩ、抵抗R3
=抵抗R4=0.5kΩ〜2kΩ、抵抗R5=0.5kΩ〜2k
Ω程度に選べば、30dB〜40dB以上得られる。 Stereo separation in this circuit itself is
For example, resistance R 1 = resistance R 2 = 0.5kΩ to 2kΩ, resistance R 3
= Resistance R 4 = 0.5kΩ to 2kΩ, Resistance R 5 = 0.5kΩ to 2k
If you choose around Ω, you can get more than 30dB to 40dB.
また、異種プログラム多重放送を受信する際に
は、主及び副チヤンネル音声信号をそれぞれM,
Sとすると、入力端3及び4にMまたはSのうち
いずれか一方を供給するか、あるいは入力端3,
4に共にMまたはSを供給すればよい。但し、こ
の場合は、出力レベルは−2AMまた−2ASとな
りステレオ時の2倍となるので、あらかじめM/
2,S/2とレベルを調整して供給するとよい。
なお、上記の回路構成を差動増幅器として動作さ
せる場合は、第1,第2のトランジスタのベース
に信号を供給し、第3,第4のトランジスタのベ
ースには、同一又は異なる定電圧電源を供給する
スイツチ手段が必要であるが、これはスイツチン
グトランジスタを用いた種々の切換スイツチ装置
によつて実現できる。またカスコード増幅器とし
て動作させる場合も同様であり、第1,第2のト
ランジスタのベースには同一又は異なる定電圧電
源を供給し、第3,第4のトランジスタのベース
の両方又は片方に信号が供給される。 In addition, when receiving different program multiplex broadcasts, the main and sub channel audio signals are M and M, respectively.
S, either one of M or S is supplied to input terminals 3 and 4, or input terminals 3,
4 may be supplied with M or S. However, in this case, the output level will be -2AM or -2AS, which is double that of stereo, so please set the M/
It is preferable to adjust the level to 2, S/2 and supply it.
Note that when the above circuit configuration is operated as a differential amplifier, a signal is supplied to the bases of the first and second transistors, and the same or different constant voltage power supplies are supplied to the bases of the third and fourth transistors. A switching means is required for supplying the voltage, which can be realized by various switching devices using switching transistors. The same applies when operating as a cascode amplifier, in which the same or different constant voltage power supplies are supplied to the bases of the first and second transistors, and a signal is supplied to both or one of the bases of the third and fourth transistors. be done.
上記のように作用させることにより、簡単な構
成によつてマトリツクス回路、差動増幅回路、カ
スコード増幅回路等に切換え使用することがで、
用途に応じた機能を豊富に得ることができる。 By operating as described above, it is possible to switch and use it as a matrix circuit, differential amplifier circuit, cascode amplifier circuit, etc. with a simple configuration.
You can get a wide variety of functions depending on your application.
上記の回路を基本として、機能切換え部を有し
た具体的実施例を第2図に示して説明する。な
お、第1図と同一機能を有するものには同一符号
を付す。すなわち、トランジスタT1に対して
は、エミツタを共通にしてコレクタが前記直流基
準電圧源Eに接続されたトランジスタT5が接続
される。また前記トランジスタT2に対しても、
エミツタを共通にしてコレクタが前記直流基準電
圧源Eに接続されたトランジスタT6が接続され
る。そして、前記トランジスタT5,T6のベース
は共通接続されている。次に、前記出力端5,6
に対しては、トランジスタT7,T8のコレクタが
接続される。このトランジスタT7,T8のベース
は共通接続されており、互いのエミツタは共通に
トランジスタT9のコレクタに接続されている。
このトランジスタT9のエミツタは抵抗R1,R2に
等しい値の抵抗R6を介して基準電位端に接地さ
れている。 A specific embodiment based on the above circuit and having a function switching section will be described with reference to FIG. Components having the same functions as those in FIG. 1 are given the same reference numerals. That is, a transistor T5 having a common emitter and a collector connected to the DC reference voltage source E is connected to the transistor T1 . Also, for the transistor T2 ,
A transistor T6 having a common emitter and a collector connected to the DC reference voltage source E is connected. The bases of the transistors T 5 and T 6 are commonly connected. Next, the output ends 5 and 6
The collectors of transistors T 7 and T 8 are connected to. The bases of the transistors T 7 and T 8 are commonly connected, and their emitters are commonly connected to the collector of the transistor T 9 .
The emitter of this transistor T9 is grounded to the reference potential terminal via a resistor R6 having a value equal to the resistors R1 and R2 .
一方、トランジスタT10,T11は、動作機能を
切換えるためのトランジスタである。前記トラン
ジスタT10のエミツタは基準電位端に接地され、
コレクタは、抵抗R15を介して前記トランジスタ
T9のベースに接続されている。また前記トラン
ジスタT11のエミツタも基準電位端に接地されコ
レクタは抵抗R10を介して前記トランジスタT5,
T6の共通ベースに接続されている。更に前記ト
ランジスタT10,T11は、手動又は自動スイツチ
装置8によつて制御されるもので、両トランジス
タの共通ベースは、抵抗R19を介して直流電圧源
Eに接続されるとともに、スイツチ装置8の選択
側出力端9に接続されている。また、この出力端
9は抵抗R20を介して基準電位端に接地されてい
る。 On the other hand, transistors T 10 and T 11 are transistors for switching operational functions. The emitter of the transistor T10 is grounded to the reference potential terminal,
The collector is connected to the transistor through a resistor R15 .
Connected to the base of T9 . Further, the emitter of the transistor T11 is also grounded to the reference potential terminal, and the collector is connected to the transistor T5 ,
Connected to the common base of T 6 . Furthermore, the transistors T 10 and T 11 are controlled by a manual or automatic switching device 8 , the common base of both transistors being connected to a DC voltage source E via a resistor R 19 and connected to the switching device 8. It is connected to the selection side output terminal 9 of 8 . Further, this output terminal 9 is grounded to a reference potential terminal via a resistor R20 .
次にトランジスタT12,T13はバイアス回路を
構成するトランジスタであり、トランジスタT12
のコレクタは前記直流電圧源Eに接続され、エミ
ツタは前記トランジスタT13のコレクタに接続さ
れている。更に前記トランジスタT12のベース
は、抵抗R16を介して前記直流電圧源Eに接続さ
れるとともに、抵抗17を介して前記トランジスタ
T13のベースに接続されている。このトランジス
タT13のベースは更に抵抗R18を介して基準電位端
に接地され、エミツタは抵抗R21を介して基準電
位端に接地されている。 Next, transistors T 12 and T 13 are transistors that constitute a bias circuit, and transistors T 12 and T 13 are transistors that constitute a bias circuit.
Its collector is connected to the DC voltage source E, and its emitter is connected to the collector of the transistor T13 . Furthermore, the base of the transistor T12 is connected to the DC voltage source E through a resistor R16 , and the base of the transistor T12 is connected to the DC voltage source E through a resistor 17 .
Connected to the base of T 13 . The base of this transistor T13 is further grounded to the reference potential end via a resistor R18 , and the emitter is grounded to the reference potential end via a resistor R21 .
バイアス供給路を説明すると、前記トランジス
タT12のエミツタは、抵抗R7を介して前記トラン
ジスタT1のベースに接続され、また抵抗R8を介
して前記トランジスタT2のベースに接続され
る。更にトランジスタT12のエミツタは、抵抗R9
を介して前記トランジスタT5,T6のベースに接
続され、また抵抗R11を介して前記トランジスタ
T7,T8のベースに接続されている。 To explain the bias supply path, the emitter of the transistor T12 is connected to the base of the transistor T1 via a resistor R7 , and to the base of the transistor T2 via a resistor R8 . Furthermore, the emitter of the transistor T 12 is connected to the resistor R 9
is connected to the bases of the transistors T 5 and T 6 through a resistor R 11 .
Connected to the base of T 7 and T 8 .
次に前記トランジスタT13のエミツタは、抵抗
R12を介して前記トランジスタT3のベースに接続
されるとともに、抵抗R13を介して前記トランジ
スタT4のベースに接続される。更にトランジス
タT13のエミツタは抵抗R14を介して前記トランジ
スタT9のベースに接続されている。なお、抵抗
R5は可変抵抗とされる。 Next, the emitter of the transistor T13 is a resistor
It is connected to the base of the transistor T 3 via R 12 and to the base of the transistor T 4 via a resistor R 13 . Further, the emitter of the transistor T13 is connected to the base of the transistor T9 via a resistor R14 . In addition, resistance
R 5 is assumed to be a variable resistance.
上記のような接続構成において、ステレオ放送
時には、スイツチ装置8が開方端10側に自動又
は手動により切換えられ、トランジスタT10,
T11がオンされる。このため、トランジスタT5,
T6,T7,T8,T9はオフとなり、第1図の回路と
全く同じ回路が形成される。ここで、L+R信号
を入力端1及び4に加え、またL−R信号を入力
端2に加えることによつて、出力端5,6にはそ
れぞれ−2AR,−2ALを得ることができる。 In the above connection configuration, during stereo broadcasting, the switch device 8 is automatically or manually switched to the open end 10 side, and the transistors T 10 ,
T 11 is turned on. For this reason, the transistor T 5 ,
T 6 , T 7 , T 8 , and T 9 are turned off, and a circuit exactly the same as the circuit shown in FIG. 1 is formed. Here, by adding the L+R signal to input terminals 1 and 4 and the LR signal to input terminal 2, -2AR and -2AL can be obtained at output terminals 5 and 6, respectively.
またモノラル放送時には、スイツチ装置8が基
準電位端11側に自動又は手動により切換えら
れ、トランジスタT10,T11がオフされる。この
ためトランジスタT1,T2、トランジスタT5,
T6、トランジスタT7,T8等はそれぞれ差動増幅
器として動作し、トランジスタT9はエミツタ接
地型増幅器として動作する。ここで、端子3又4
(あるいは両方)にモノラル音声信号を加えれ
ば、出力端5又6(あるいは両方)にモノラル信
号が得られる。(利得はA倍)異種プログラム放
送時も同様に入力端3,4の信号を選ぶことによ
り出力端5,6に−AM,−ASのいずれかの信号
が得られる。この動作のとき、第1図の回路に比
し、トランジスタT5,T6は利得を半分におとす
ために設けられた素子として動作し、またトラン
ジスタT7,T8は、トランジスタT5,T6により直
流出力レベルの変化が無いようにトランジスタ
T5,T6に流れる直流電流分の補償を得ることが
できる。 Further, during monaural broadcasting, the switch device 8 is automatically or manually switched to the reference potential end 11 side, and the transistors T 10 and T 11 are turned off. Therefore, transistors T 1 , T 2 , transistors T 5 ,
T 6 , transistors T 7 , T 8 , etc. each operate as a differential amplifier, and transistor T 9 operates as a common emitter type amplifier. Here, terminal 3 or 4
If a monaural audio signal is applied to (or both), a monaural signal is obtained at the output end 5 or 6 (or both). (The gain is multiplied by A) When broadcasting a different program, either the -AM or -AS signal can be obtained at the output terminals 5 and 6 by similarly selecting the signals at the input terminals 3 and 4. During this operation , compared to the circuit shown in FIG . 6 so that there is no change in the DC output level
Compensation for the DC current flowing through T 5 and T 6 can be obtained.
この結果、この発明装置によると、モノラル、
ステレオ、異種プログラムの各放送内容によらず
交流利得が一定で、信号の切り換わりによる出力
直流レベル変動のないものとすることができる。
また抵抗R5は、可変抵抗して使用することによ
りステレオ時にはステレオ分離度の調整を可能と
するものである。この場合、抵抗R5の摺動子を
適当なコンデンサを介して適当な基準電位点に接
続すれば、分離度の向上を得ることができる。更
にまたこの発明装置は構成も簡単であり、集積回
路化に適していることは明らかである。なお、こ
の発明は上記実施例に限定されるものではなく、
NPNトランジスタに限らずPNPトランジスタを
用いて構成することもできる。更に、音声多重放
送の切換及び合成装置のみならず、その用途は広
汎である。 As a result, according to the device of this invention, monaural,
The AC gain is constant regardless of the broadcast contents of stereo or different programs, and there is no output DC level fluctuation due to signal switching.
Furthermore, by using the resistor R5 as a variable resistor, it is possible to adjust the degree of stereo separation in stereo mode. In this case, the degree of separation can be improved by connecting the slider of resistor R5 to a suitable reference potential point via a suitable capacitor. Furthermore, the device of the present invention has a simple structure and is clearly suitable for integration into an integrated circuit. Note that this invention is not limited to the above embodiments,
It can also be constructed using not only NPN transistors but also PNP transistors. Furthermore, its uses are wide-ranging, not just as an audio multiplex broadcast switching and synthesizing device.
以上説明したようにこの発明によると、種々の
入力信号に対して、その動作機能を容易に切換え
ることができ差動増幅器、ステレオマトリツクス
回路、カスコード増幅器等の機能を持たせ得しか
もその構造が簡単で集積回路化にも適した切換え
及び合成信号出力装置を提供することができる。 As explained above, according to the present invention, the operational functions can be easily switched for various input signals, and the circuit can have the functions of a differential amplifier, stereo matrix circuit, cascode amplifier, etc., and its structure is It is possible to provide a switching and composite signal output device that is simple and suitable for integration into an integrated circuit.
第1図はこの発明の基本となる一実施例を示す
回路図、第2図はこの発明を応用した実施例を示
す回路図である。
T1,T13……トランジスタ、R1,R20……抵
抗、1,2,3,4……入力端、5,6……出力
端、8……スイツチ装置。
FIG. 1 is a circuit diagram showing a basic embodiment of the invention, and FIG. 2 is a circuit diagram showing an embodiment to which the invention is applied. T1 , T13 ...Transistor, R1 , R20 ...Resistor, 1, 2, 3, 4...Input terminal, 5, 6...Output terminal, 8 ...Switch device.
Claims (1)
され、各々の被制御電極がそれぞれ第1、第2の
負荷を介して第1の基準電位点に接続されるとと
もに出力端に接続された第1、第2の半導体能動
素子と、この第1、第2の半導体能動素子の各他
方の被制御電極間に接続された第3の負荷、及び
第1、第2の半導体能動素子の各他方の被制御電
極にそれぞれ一方の被制御電極が制御され各々の
制御電極には第3、第4の入力端が設定された第
3、第4の半導体能動素子と、この第3、第4の
半導体能動素子の各他方の被制御電極と第2の基
準電位点間にそれぞれ接続された抵抗と、前記第
1の半導体能動素子に対応して設けられ、一方の
被制御電極が前記第1の基準電位に接続され他方
の被制御電極が前記第1の半導体能動素子の他方
の被制御電極に接続された第5の半導体能動素子
と、この第5の半導体能動素子の制御電極に制御
電極が接続され前記第2の半導体能動素子に対応
して設けられ、一方の被制御電極が前記第1の基
準電位点に接続され他方の被制御電極が前記第2
の半導体能動素子の他方の被制御電極に接続され
た第6の半導体能動素子と、前記第1、第2の出
力端にそれぞれ一方の被制御電極が接続され互い
の制御電極が共通接続された第7、第8の半導体
能動素子と、この第7、第8の半導体能動素子の
他方の被制御電極が一方の被制御電極に共通接続
され他方の被制御電極が抵抗を介して第2の基準
電位点に接続された第9の半導体能動素子と、前
記第1乃至第9の半導体能動素子の制御電極にバ
イアスを供給するバイアス回路と、前記第5、第
6の半導体能動素子及び第9の半導体能動素子の
制御電極電位をスイツチ装置からの切換信号によ
つて制御する半導体制御素子とを具備したことを
特徴とする切換え及び合成信号出力装置。1 First and second input terminals are set for each control electrode, and each controlled electrode is connected to a first reference potential point via a first and second load, respectively, and is also connected to an output terminal. a third load connected between the controlled electrodes of the other of the first and second semiconductor active elements, and the first and second semiconductor active elements; third and fourth semiconductor active elements in which one controlled electrode is controlled by each other controlled electrode, and third and fourth input terminals are set in each control electrode; A resistor is connected between each other controlled electrode of the fourth semiconductor active element and the second reference potential point, and a resistor is provided corresponding to the first semiconductor active element, and one controlled electrode is connected to the second reference potential point. a fifth semiconductor active element connected to the first reference potential and whose other controlled electrode is connected to the other controlled electrode of the first semiconductor active element; Control electrodes are connected and provided corresponding to the second semiconductor active element, one controlled electrode is connected to the first reference potential point and the other controlled electrode is connected to the second semiconductor active element.
A sixth semiconductor active element is connected to the other controlled electrode of the semiconductor active element, and one controlled electrode is connected to each of the first and second output terminals, and their control electrodes are commonly connected. The seventh and eighth semiconductor active elements and the other controlled electrodes of the seventh and eighth semiconductor active elements are commonly connected to one controlled electrode, and the other controlled electrode is connected to the second controlled electrode through a resistor. a ninth semiconductor active element connected to a reference potential point; a bias circuit that supplies a bias to the control electrodes of the first to ninth semiconductor active elements; and the fifth and sixth semiconductor active elements and the ninth semiconductor active element. 1. A switching and composite signal output device comprising: a semiconductor control element for controlling the control electrode potential of a semiconductor active element according to a switching signal from a switching device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7728278A JPS554170A (en) | 1978-06-26 | 1978-06-26 | Switching and composite-signal output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7728278A JPS554170A (en) | 1978-06-26 | 1978-06-26 | Switching and composite-signal output device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS554170A JPS554170A (en) | 1980-01-12 |
| JPS6121005B2 true JPS6121005B2 (en) | 1986-05-24 |
Family
ID=13629503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7728278A Granted JPS554170A (en) | 1978-06-26 | 1978-06-26 | Switching and composite-signal output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS554170A (en) |
-
1978
- 1978-06-26 JP JP7728278A patent/JPS554170A/en active Granted
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONIC DESIGN 19=1974 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS554170A (en) | 1980-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074075A (en) | Circuit for demodulating a stereo signal | |
| GB1589988A (en) | Differential amplifier circuits | |
| CA1044764A (en) | Audio processor circuit for an fm-stereo radio receiver | |
| US4737991A (en) | Audio multiplex television tuner | |
| US4049918A (en) | MPX stereo signal demodulator | |
| US4030036A (en) | Bandwidth changing circuit | |
| JPS6336564B2 (en) | ||
| JPS6244732B2 (en) | ||
| US4607381A (en) | Signal mixing circuit | |
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| KR960008946B1 (en) | Circuit device for signal connection | |
| JPH03767Y2 (en) | ||
| KR900001331Y1 (en) | Automatic Surround Mode Switching Circuit for Voice Multiple TVs | |
| JPS6336563B2 (en) | ||
| JPS6133747Y2 (en) | ||
| US4088902A (en) | Channel coupling | |
| JPS6327462Y2 (en) | ||
| KR910000555Y1 (en) | Multi-lateral auto converting circuit | |
| JPH0452661B2 (en) | ||
| JPS6355272B2 (en) | ||
| JP2723187B2 (en) | Audio multiplex demodulation circuit | |
| JPH0444845B2 (en) | ||
| JPS5895442A (en) | Tone quality switching device | |
| JPS58171194A (en) | Acoustic device | |
| JPH0423853B2 (en) |