JPS61210664A - 電極形成方法 - Google Patents
電極形成方法Info
- Publication number
- JPS61210664A JPS61210664A JP60051481A JP5148185A JPS61210664A JP S61210664 A JPS61210664 A JP S61210664A JP 60051481 A JP60051481 A JP 60051481A JP 5148185 A JP5148185 A JP 5148185A JP S61210664 A JPS61210664 A JP S61210664A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode film
- photoelectric conversion
- electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ファクシミリの等倍光センサー等のデバイス
における電極形成方法に関する。
における電極形成方法に関する。
従来技術
従来、ファクシミリにおいては、ａ −Ｓ ｉ等倍光セ
ンサーを用いたものがある。第３図はそのコプラナー型
等倍光センサーの製造工程を概略的に示すものである。
ンサーを用いたものがある。第３図はそのコプラナー型
等倍光センサーの製造工程を概略的に示すものである。
まず、同図（ａ）に示すように、絶縁性基板１上にａ
−Ｓ ｉ光電変換膜２を形成し、この上に平面対向型電
極３ａ、３ｂを形成する。
−Ｓ ｉ光電変換膜２を形成し、この上に平面対向型電
極３ａ、３ｂを形成する。
次に、同図（ｂ）に示すように、電極３ｂ側に多層配線
用の層間絶縁膜４を形成する。この層間絶縁膜４として
は例えばポリイミド系材料が用いられる。この場合、全
面にポリイミドを塗布した後、第３図（ｂ）において斜
線を施して示す部分を除去する必要がある。そして、同
図（ｃ）に示すように、第２電極５の形成工程を行なう
。６はこの第２電極５のエツチング用のレジストである
。
用の層間絶縁膜４を形成する。この層間絶縁膜４として
は例えばポリイミド系材料が用いられる。この場合、全
面にポリイミドを塗布した後、第３図（ｂ）において斜
線を施して示す部分を除去する必要がある。そして、同
図（ｃ）に示すように、第２電極５の形成工程を行なう
。６はこの第２電極５のエツチング用のレジストである
。
このような従来方式による場合、まず、同図（ｂ）に示
した層間絶縁膜４の形成工程において。
した層間絶縁膜４の形成工程において。
ａ−８ｉ光電変換膜２の表面がポリイミド及びそのエッ
チャント（又は現像液）に接することになる。又、同図
（ｃ’ ）に示した第２電極５の形成工程においても、
そのエツチング時にａ −Ｓ ｊ光電変換膜２表面がレ
ジス１へ６やレジスト剥離液に接することになる。この
ようにａ −Ｓ ｊ光電変換膜２表面が何度も異なる外
部環境に直接的に晒されることになり、ａ −Ｓ ｉ光
電変換膜２の特性にバラツキや劣化を生ずるこ−とにな
る。
チャント（又は現像液）に接することになる。又、同図
（ｃ’ ）に示した第２電極５の形成工程においても、
そのエツチング時にａ −Ｓ ｊ光電変換膜２表面がレ
ジス１へ６やレジスト剥離液に接することになる。この
ようにａ −Ｓ ｊ光電変換膜２表面が何度も異なる外
部環境に直接的に晒されることになり、ａ −Ｓ ｉ光
電変換膜２の特性にバラツキや劣化を生ずるこ−とにな
る。
目的
本発明は、このような点に鑑みなされたもので、光電変
換膜がフォトレジストやレジスト剥離液等の外部環境に
晒されることがなく、その特性劣化を防止した状態で電
極を形成することができる電極形成方法を提供すること
を目的とする。
換膜がフォトレジストやレジスト剥離液等の外部環境に
晒されることがなく、その特性劣化を防止した状態で電
極を形成することができる電極形成方法を提供すること
を目的とする。
構成
本発明は、上記目的を達成するため、平面対向型電極構
造を有して多層配線を要するデバイスの電極形成方法に
おいて、基板上に形成された光電変換膜上に最下層電極
膜から多層配線に用いられる最上層電極膜まで順次積層
し、この最上層電極膜を積層した後レジスト材料を用い
て前記光電変換膜上部分の最下層電極膜を残して前記最
上電極膜のパターン化を行ない、このパターン化により
形成された上部電極をマスクとして前記最下層電極膜の
パターン化を行なって下部電極を形成することを特徴と
するものである。
造を有して多層配線を要するデバイスの電極形成方法に
おいて、基板上に形成された光電変換膜上に最下層電極
膜から多層配線に用いられる最上層電極膜まで順次積層
し、この最上層電極膜を積層した後レジスト材料を用い
て前記光電変換膜上部分の最下層電極膜を残して前記最
上電極膜のパターン化を行ない、このパターン化により
形成された上部電極をマスクとして前記最下層電極膜の
パターン化を行なって下部電極を形成することを特徴と
するものである。
以下、本発明の第一の実施例を第１図に基づいて説明す
る。まず、同図（ａ）に示すように絶縁性基板１１上に
島状にパターン化されたａ−８ｉ光電変換膜１２を形成
する。このようなａ −Ｓ ｉ膜の形成には、ＳｉＨ４
のグロー放電分解法が好ましく用いられる。薄膜状に形
成したこのａ−８ｉ膜は、フォトリソグラフィー、エツ
チング工程により所望の島状にパターン化される。ここ
で、エツチングにはＣＦ、プラズマ、レジスト剥離には
０２プラズマを用いたドライエツチングプロセスが好ま
しく用いられるが、エツチングに（ＨＦ 十ＮＨ，Ｆ）
溶液、レジスト剥離にアルカリ系剥離液を用いた通
常のウェットエツチングプロセスであってもよい。
る。まず、同図（ａ）に示すように絶縁性基板１１上に
島状にパターン化されたａ−８ｉ光電変換膜１２を形成
する。このようなａ −Ｓ ｉ膜の形成には、ＳｉＨ４
のグロー放電分解法が好ましく用いられる。薄膜状に形
成したこのａ−８ｉ膜は、フォトリソグラフィー、エツ
チング工程により所望の島状にパターン化される。ここ
で、エツチングにはＣＦ、プラズマ、レジスト剥離には
０２プラズマを用いたドライエツチングプロセスが好ま
しく用いられるが、エツチングに（ＨＦ 十ＮＨ，Ｆ）
溶液、レジスト剥離にアルカリ系剥離液を用いた通
常のウェットエツチングプロセスであってもよい。
このように島状のａ−８ｉ光電変換膜１２を形成した後
、全面に最下層電極膜となる下部電極膜１３を形成する
。この際、同図（ｂ）におけるＡ部分が多層配線を要す
る部分であり、このＡ部分のみを通常のフォトリソグラ
フィー、エツチングニー３＝ 程によりパターン化する。このエツチング工程はウェッ
トプロセスでもドライプロセスでもよい。
、全面に最下層電極膜となる下部電極膜１３を形成する
。この際、同図（ｂ）におけるＡ部分が多層配線を要す
る部分であり、このＡ部分のみを通常のフォトリソグラ
フィー、エツチングニー３＝ 程によりパターン化する。このエツチング工程はウェッ
トプロセスでもドライプロセスでもよい。
下部電極膜１３を形成した後、同図（ｂ）に示すように
、Ａ部分に多層配線用の層間絶縁膜１４を形成する。こ
の層間絶縁膜１４の材料としては、ポリイミド等の有機
系材料やＳｉｏ２．５ｉａＮ４等の無機系材料あるいは
これらを組み合わせたものが用いられる。１５はコンタ
クトホールである。
、Ａ部分に多層配線用の層間絶縁膜１４を形成する。こ
の層間絶縁膜１４の材料としては、ポリイミド等の有機
系材料やＳｉｏ２．５ｉａＮ４等の無機系材料あるいは
これらを組み合わせたものが用いられる。１５はコンタ
クトホールである。
このように層間絶縁膜１４を形成後、同図（ｃ）に示す
ように、多層配線用となる最上層電極膜としての上部電
極膜１６を全面に形成する。このような上部電極膜１６
は同図（ｄ）に示すように、レジスト１７を用いた通常
のフォトリソグラフィー、エツチング工程によりこの上
部電極膜１６のみがパターン化されて、上部電極１８が
形成されるとともに、ａ−８ｉ光電変換膜１２付近には
マスクパターン１９が形成される。この際、ａ−８ｉ光
電変換膜１２部分における下部電極膜１３は残される。
ように、多層配線用となる最上層電極膜としての上部電
極膜１６を全面に形成する。このような上部電極膜１６
は同図（ｄ）に示すように、レジスト１７を用いた通常
のフォトリソグラフィー、エツチング工程によりこの上
部電極膜１６のみがパターン化されて、上部電極１８が
形成されるとともに、ａ−８ｉ光電変換膜１２付近には
マスクパターン１９が形成される。この際、ａ−８ｉ光
電変換膜１２部分における下部電極膜１３は残される。
この上部電極膜１６のパターン化の後、そのフ−４＝
オドレジスト１７を剥離し、前記ａ−８ｉ光電変換膜１
２付近の下部電極膜１３上に残された上部電極膜１６の
マスクパターン１９をマスクとして下部電極膜１３のエ
ツチングを行ない、パターン化してａ−８ｉ光電変換膜
１２の左右に別れた平面対向型電極２０ａ、２０ｂが形
成される。
２付近の下部電極膜１３上に残された上部電極膜１６の
マスクパターン１９をマスクとして下部電極膜１３のエ
ツチングを行ない、パターン化してａ−８ｉ光電変換膜
１２の左右に別れた平面対向型電極２０ａ、２０ｂが形
成される。
このような工程により、ａ−８ｉ等倍光センサーが形成
される。本実施例方式によれば、ａ−８ｉ光電変換膜１
２のパターン形成時と最後の上部電極膜１６をマスクと
した下部電極膜１３のエツチング時以外の工程において
は、ａ −Ｓ ｉ光電変換膜１２の表面が常に下部電極
膜１３により覆われており、フォトレジストやレジスト
剥離液、ポリイミド等の有機系材料及びそれらのエツチ
ング液（感光性材料の場合には、現像液）等にａ−８ｉ
光電変換膜１２表面が晒されることがなく、製造プロセ
スにおけるａ−８ｉ光電変換膜１２の特性のバラツキや
劣化を最小限に抑えることができる。この結果、歩留り
も向上し、かつ、完成したデバイスの長期的な信頼性も
向上することになる。
される。本実施例方式によれば、ａ−８ｉ光電変換膜１
２のパターン形成時と最後の上部電極膜１６をマスクと
した下部電極膜１３のエツチング時以外の工程において
は、ａ −Ｓ ｉ光電変換膜１２の表面が常に下部電極
膜１３により覆われており、フォトレジストやレジスト
剥離液、ポリイミド等の有機系材料及びそれらのエツチ
ング液（感光性材料の場合には、現像液）等にａ−８ｉ
光電変換膜１２表面が晒されることがなく、製造プロセ
スにおけるａ−８ｉ光電変換膜１２の特性のバラツキや
劣化を最小限に抑えることができる。この結果、歩留り
も向上し、かつ、完成したデバイスの長期的な信頼性も
向上することになる。
ここで、下部電極膜１３としては、ａ−８ｉ光電変換膜
１２とのオーミックコンタクトを形成するＡＱ （膜厚
５００人〜１μｍ程度）が好ましく、上部電極膜１６と
しては、下部電極膜１３のエツチング時にマスクとして
使えるＮ１Ｃｒ（膜厚５００人〜１μｍ程度）が好まし
い。もつとも、このような組合せに限定されるものでな
く、例えば下部電極膜１３にＡ Ｑ −Ｓ ｉ、上部電
極膜１６にＣｒを用いるような組合せでもよい。
１２とのオーミックコンタクトを形成するＡＱ （膜厚
５００人〜１μｍ程度）が好ましく、上部電極膜１６と
しては、下部電極膜１３のエツチング時にマスクとして
使えるＮ１Ｃｒ（膜厚５００人〜１μｍ程度）が好まし
い。もつとも、このような組合せに限定されるものでな
く、例えば下部電極膜１３にＡ Ｑ −Ｓ ｉ、上部電
極膜１６にＣｒを用いるような組合せでもよい。
つづいて、本発明の第二の実施例を第２図により説明す
る。第１図で示した部分と同一部分は同一符号を付して
示す。基本的には、前記実施例と同様であるが、下部電
極膜１３を２層構造として第一下部電極膜１３ａと第二
下部電極膜１３ｂとに分けて形成するとともに、上部電
極膜１６も２層構造として第一上部電極膜１６ａと第二
上部電極膜１６ｂとに分けて形成したものである。まず
、下部電極膜１３を２層に分けるのは、層間絶縁膜１４
のコンタクトホール１５での上部電極膜１６とのコンタ
クトを取り易くするためである。一方。
る。第１図で示した部分と同一部分は同一符号を付して
示す。基本的には、前記実施例と同様であるが、下部電
極膜１３を２層構造として第一下部電極膜１３ａと第二
下部電極膜１３ｂとに分けて形成するとともに、上部電
極膜１６も２層構造として第一上部電極膜１６ａと第二
上部電極膜１６ｂとに分けて形成したものである。まず
、下部電極膜１３を２層に分けるのは、層間絶縁膜１４
のコンタクトホール１５での上部電極膜１６とのコンタ
クトを取り易くするためである。一方。
上部電極膜１６を２層構造にするのは、セルフアライン
メントエツチングの際のマスクにするためである。
メントエツチングの際のマスクにするためである。
しかして、この第２図（ｄ）、（ｅ）に示すように、上
部電極膜１６のエツチングの際に、まず、フォトレジス
ト１４をマスクにして最下層の第二下部電極膜１３ｂの
みの一層だけを残してエツチングし、フォトレジスト１
４を剥離除去した後、電極膜１６ａ、１６ｂ、１３ａを
マスクとして最下層の第二下部電極膜１３ｂをセルフア
ラインメントエツチングするものである。
部電極膜１６のエツチングの際に、まず、フォトレジス
ト１４をマスクにして最下層の第二下部電極膜１３ｂの
みの一層だけを残してエツチングし、フォトレジスト１
４を剥離除去した後、電極膜１６ａ、１６ｂ、１３ａを
マスクとして最下層の第二下部電極膜１３ｂをセルフア
ラインメントエツチングするものである。
本実施例において、第一下部電極膜１３ａとしてはＡＱ
、第二下部電極膜１３ｂとしてはＮｉＣｒの組合せ、第
一上部電極膜１６ａとしてはＮｉＣｒ、第二上部電極膜
１６ｂとしてはＡＱの組合せが好ましいが、これに限定
されるものではない。
、第二下部電極膜１３ｂとしてはＮｉＣｒの組合せ、第
一上部電極膜１６ａとしてはＮｉＣｒ、第二上部電極膜
１６ｂとしてはＡＱの組合せが好ましいが、これに限定
されるものではない。
又、本実施例では、下部電極膜１３及び上部電極膜１６
を共に２層構造としたが、更に多層構造としてもよいこ
とは勿論である。
を共に２層構造としたが、更に多層構造としてもよいこ
とは勿論である。
なお、これらの実施例では、ａ−８層等倍光センサーを
例にとり説明したが、これに限らず同様の構造を有する
デバイスの電極形成に適用できるものである。
例にとり説明したが、これに限らず同様の構造を有する
デバイスの電極形成に適用できるものである。
効果
本発明は、上述したように最下層電極膜から最上層電極
膜まで順次積層形成してこの最上層電極膜のパターン化
を光電変換膜上の最下層電極膜が残るように行ない、そ
の後、上部電極をマスクとして最下層電極膜のパターン
化を行なうようにしたので、光電変換膜が自身のパター
ン形成時と最後の最下層電極膜のパターン化時以外の時
にはその表面が最下層電極膜により常に覆われているこ
とになり、よって、光電変換膜の表面がフォトレジスト
やレジスト剥離液等による外部環境に晒されることがな
く、製造プロセスにおける光電変換膜の特性のバラツキ
や特性劣化を最小限に抑えることができるものである。
膜まで順次積層形成してこの最上層電極膜のパターン化
を光電変換膜上の最下層電極膜が残るように行ない、そ
の後、上部電極をマスクとして最下層電極膜のパターン
化を行なうようにしたので、光電変換膜が自身のパター
ン形成時と最後の最下層電極膜のパターン化時以外の時
にはその表面が最下層電極膜により常に覆われているこ
とになり、よって、光電変換膜の表面がフォトレジスト
やレジスト剥離液等による外部環境に晒されることがな
く、製造プロセスにおける光電変換膜の特性のバラツキ
や特性劣化を最小限に抑えることができるものである。
第１図（ａ）〜（ｅ）は本発明の第一の実施例を工程順
に示す断面図、第２図（ａ）〜（ｅ）は本発明の第二の
実施例を工程順に示す断面図、第３図（ａ）〜（ｃ）は
従来例を工程順に示す断面図である。 １１・・・基板、１２・・・ａ−８ｉ光電変換膜（光電
変換膜）、１３・・・下部電極膜（最下層電極膜）、１
４・・・レジスト、１６・・・上部電極膜（最上層電極
膜）、１７・・・上部電極、１８・・・マスクパターン
、１９・・・下部電極、１３ｂ・・・第二下部電極膜（
最下層電極膜）、１６ａ・・・第一上部電極膜（最上層
電極膜） 出 願゛ 人 株式会社 リ コ −、ＪＺ図
に示す断面図、第２図（ａ）〜（ｅ）は本発明の第二の
実施例を工程順に示す断面図、第３図（ａ）〜（ｃ）は
従来例を工程順に示す断面図である。 １１・・・基板、１２・・・ａ−８ｉ光電変換膜（光電
変換膜）、１３・・・下部電極膜（最下層電極膜）、１
４・・・レジスト、１６・・・上部電極膜（最上層電極
膜）、１７・・・上部電極、１８・・・マスクパターン
、１９・・・下部電極、１３ｂ・・・第二下部電極膜（
最下層電極膜）、１６ａ・・・第一上部電極膜（最上層
電極膜） 出 願゛ 人 株式会社 リ コ −、ＪＺ図
Claims (1)
- 平面対向型電極構造を有して多層配線を要するデバイス
の電極形成方法において、基板上に形成された光電変換
膜上に最下層電極膜から多層配線に用いられる最上層電
極膜まで順次積層し、この最上層電極膜を積層した後レ
ジスト材料を用いて前記光電変換膜上部分の最下層電極
膜を残して前記最上電極膜のパターン化を行ない、この
パターン化により形成された上部電極をマスクとして前
記最下層電極膜のパターン化を行なつて下部電極を形成
することを特徴とする電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051481A JPS61210664A (ja) | 1985-03-14 | 1985-03-14 | 電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051481A JPS61210664A (ja) | 1985-03-14 | 1985-03-14 | 電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61210664A true JPS61210664A (ja) | 1986-09-18 |
Family
ID=12888146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60051481A Pending JPS61210664A (ja) | 1985-03-14 | 1985-03-14 | 電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210664A (ja) |
-
1985
- 1985-03-14 JP JP60051481A patent/JPS61210664A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507771B2 (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JP4376500B2 (ja) | レジスト埋め込み方法および半導体装置の製造方法 | |
| JPH0630352B2 (ja) | パタ−ン化層形成法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPS6298799A (ja) | 多層配線形成方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| JPH0587973B2 (ja) | ||
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| JP2715813B2 (ja) | 微細パターン形成方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| KR960002781B1 (ko) | 반도체 캐패시터 제조방법 | |
| JPH07202425A (ja) | 多層配線基板の製造方法 | |
| JPH0555182A (ja) | 表面平坦化法 | |
| JPH07288280A (ja) | 半導体装置の製造方法 | |
| JPS5917541B2 (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0143476B2 (ja) | ||
| JPH0373526A (ja) | パターン形成方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 |