JPS61213963A - 電子式卓上計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は入力データを記憶し、記憶したデータを順次読
出し表示することにより、演算経過を確認することが出
来る電子式卓上計算機に関する。

（ロ）　従来の技術 一般に電子式卓上計算機に於ては、例えば特公昭５５−
５１２２２号公報に示されるように入力された数値デー
タを四則演算し演算結果が表示器に表示きれるよう構成
されているが、演算結果が表示された時には入力された
データを確認することは出来ない為、演算結果が正しい
か否か判らず同し演算を２〜３回繰り返し検算すること
により確認をしていた。簡単な計算では演算の繰り返し
も苦にならないけれども、多項目の演算では数値データ
の入力回数が多くなり容易でなく面倒であった。

（ハ）発明が解決しようとする問題点 本発明は上述の問題点を解消すべくなされたもので、演
算経了後であっても入力データを順次表示器に表示でき
、しかも表示器に表示されているデータ以降のデータが
ある場合には、それを指示するよう構成した電子式卓上
計算機を提供するものである。

（ニ）　問題点を解決するための手段 本発明は入力された数値データを順次記憶するメモリと
、メモリに記憶されたデータを順次読出し表示する手段
と、表示されているデータ以降にデータが有るか否か判
定する手段と、データが有る場合それを指示する指示手
段で構成したものである。

（ホ）作用 本発明は上述のように構成していうので、演算終了後に
それ迄に入力されたデータをメモリより読出し表示する
ことにより、演算経過の確認が出来ると共に、表示器に
表示されているデータ以降のデータが更にメモリに記憶
されている場合には指示器が点灯され、演算経過の確認
を容易にしている。

（へ）実施例 以下本発明の実施例を図面と共に説明する。

第１図は本発明の電子式卓上計算機の構成を示すブロッ
ク図で、（１〉はマイクロプロセッサで構成された制御
回路で、キーボード（２）よりのキー信号に応じ予め処
理プログラムが記憶されているプログラムメモリ（３）
のプログラムに従って、演算、表示制御等を行なう。（
４）はキーボード（２）より入力された数値データ或は
演算子データが記憶されているデータメモリで、制御回
路（１）によりデータの書込み及び読出しが制御されて
おり、第６図に示すように０１〜９９番のアドレスで示
す９９項目のデータを記憶できるよう構成されている。

各アドレスは演算子データを記憶する領域（４ａ）と数
値データを記憶する領域（４ｂ）で構成されている。（
５）は制御回路（１）より供給された表示データに基づ
き液晶表示器（６）を駆動する液晶駆動回路である。液
晶表示器〈６）は第２図に示すように数値データが４段
に表示きれるよう構成され、１段目の表１（７）、２段
目の表示（８）及び３段目の表示（９）はそれぞれデー
タメモリ（４）のアドレス番号を表示する表示素子（７
ａ）（８ａ）（９ａ）と、演算子記号表示素子（７ｂ）
（８ｂ）（９ｂ）と数値データ表示素子（７ｃ　）（８
ｃ　）（９ｃ　）で構成され、入力データを順次表示し
演算経過の確認を可能にしている。そして４段目の表示
（１０）には演算子記号表示素子（１０ａ）と、数値デ
ータ表示素子（１０ｂ）が設けられ、置数データ及び演
算結果を表示するよう構成されている。尚４段目の数値
データ表示素子（１０ｂ）１段目から３段目の数値デー
タ表示素子（７ｃ）（８ｃ）（９ｃ）より大きく形成さ
れており、置数データ及び演算結果が見易くされている
。又２段目、３段目の表示（８）（９）のに記号（８ｄ
）（９ｄ）は定数計算時の定数を指示する時点灯され、
（１１）は表示されている以外にまだデータメモリ（４
）にデータが残っている場合にそれを指示すべく点灯き
れ、（１２）はデータメモリ（４）の容量オーバーを表
示する記号である。

第３図はキーボード（２）のキー配列を示す図で、通常
の置数する為のテンキー（２ａ）、四則キー（２ｂ）の
他に演算の途中結果を表示子るサブトータルキー（２ｃ
）、テンキー（２ａ）との組合せでデータメモリ（４）
のアドレスを選択したり、或いは入力データの訂正を開
始させる為の訂正キー（２ｄ）及びデータメモリ〈４〉
の内容を順次読出し表示させるスクロールキー（２ｅ）
（２ｆ）で構成されている。

第４図・第５図は制御回路（１）に内蔵のメモリ或いは
レジスタの機能を示す図で、（１３）は表示用のデータ
が記憶されている表示メモリで、表示器（６）と対応し
領域（１３ａ）〜（１３ｄ）が表示器（６）の１段目〜
４段目に対応し、それぞれデータメモリ（４）のアドレ
スデータを記憶する領域（１３ｅ）、演算子データを記
憶する領域（１３ｆ）及び数値データを記憶する領域（
１３ｇ＞で構成されている。（１４）はキーボード（２
）よりの置数データ、図示しない演算回路での演算結果
等が記憶されるレジスタで、（１４ａ）は置数データを
、（１４ｂ）は定数データを、（１４Ｃ）は演算結果を
、（１４ｄ）はデータメモリ（４）よりの転送データを
、（１４ｅ）はデータメモリ（４）にデータが記憶され
ている最大アドレスデータを、（１４ｆ）は表示メモリ
（１３）に記憶されている最大アドレスデータをそれぞ
れ記憶するように配分されている。（１４ｇ）はフラグ
領域で複数個のフラグで構成きれており、Ｆｌは置数フ
ラグ、Ｆ２は加算フラグ、Ｆ３は減算フラグ、Ｆ４は乗
算フラグ、Ｆ５は除算フラグ、Ｆ６は訂正フラグ及びＦ
ｌはイコールキーフラグを夫々示している。制御回路（
１）はプログラムメモリ（３）のプログラムに従い、入
力データを記憶しているデータメモリ（４）、表示メモ
リ（１３）及びレジスタ（１４）の間でデータの授受を
行ない演算処理を行なうよう構成されている。

次に斯る構成よりなる本発明の動作につき第７図乃至第
１１図のフローチャート図に基づき説明する。ここで例
えば５＋３−２＋４＋７−１７の計算を行なう場合につ
き説明する。

先ずキーボード（２）の「ＯＮ」キーが操作され電源が
投入されると、制御回路（１）はメモリ等に全てクリア
をかけ表示器（６）の４段目の表示（１０）に「０」を
表示する。この状態で制御回路（１）はキーボード（２
）のどのキーが押されたかをチェックしており、最初の
数値「５．がキーボード（２）で置数されると、置数デ
ータを置数レジスタ（１４ａ）に取り込んだ制御回路（
１）は、置数フラグ（Ｆｌ）をセットすると共に、置数
データを表示メモリ（１３）の領域（１３ｂ）に書き込
むことにより、表示器（６）の４段目に置数データの表
示を行なう（第１２図Ｃ参照）。

次に１＋」キーが押されると、制御回路（１）は加算フ
ラグ（Ｆ２）をセットし、置数レジスタ（１４ａ）のデ
ータを定数レジスタ（１４ｂ）に転送すると共に、デー
タメモリ（４）が一杯か否かチェックした後レジスタ（
１４ｅ）の値に＋１したデータメモリ（４）のアドレス
即ち０１番地にデータｒ５．を書き込む。

又これと同時に表示メモリ（１３）の領域（１３ｃ）に
アドレスデータ「０１ノと数値データ「５」を転送する
。したがって表示器（６）には３段目にアドレスデータ
「０１」と数値データｒ５」が表示される。そして演算
結果レジスタ（１４ｃ）の値、今の場合「０」と定数レ
ジスタ（１４ｂ）の加算演算を行ない演算結果を再び演
算結果レジスタ（１４ｃ）に記憶させる。

かくして「＋、キーの操作で制御回路（１）は、これだ
けの処理を行ない次のキー待ち状態に戻る。この際制御
回路（１）はレジスタ（１４ｅ）（１４ｆ）にデータメ
モリ（４）と表示メモリ（１３）の最大アドレスデータ
即ち「０１」を書き込む（第１２図Ｃ参照）。

そして次に「３」が置数されると、置数レジスタ（１４
ａ）と表示メモリ（１３）の領域（１３ｄ）にＦ３．が
入力されることにより第１２図Ｃ参照）。

続けて１−」が押されると、制御回路（１）は減算フラ
グ（Ｆ３）をセットし、置数レジスタ（１４ａ）のデー
タを定数レジスタ（１４ｂ）に転送すると共に、データ
メモリ（４）が一杯か否かチェックした後、レジスタ（
１４ｅ）のデータを読み取りこれに＋１したアドレスに
データを書き込む。したがって０２番地に「３」が書き
込まれる。又これと同時に表示メモリ（１３）の領域（
１３ｂ）に領域（１３ｃ）のデータを転送した後、０２
番地のデータを領域（１３ｃ）に転送する。したがって
第１２図りに示す状態となり、表示器（６）の表示が１
段移動される。そして演算結果レジスタ（１４ｃ）の値
１５」と定数レジスタ（１４１＋）の値「３」の加算演
算を行ない、演算結果を再び演算結果レジスタ（１４ｃ
）に記憶させる。

以後同様にしてキーボード（２）より順次入力すると、
第１２図Ｅ乃至第１２図Ｉに示すように制御回路（１）
による処理が行なわれ、最後にイコールキー（２ｇ）が
押されると、制御回路（１）はフラグをリセット後イコ
ールフラグ（Ｆ７）がセットか否かの判定を行なう。こ
の場合セットされておらず定数レジスタ（１４ｂ）のデ
ータと演算結果レジスタ（１４ｃ）の加算演算を行ない
、演算結果を再び演算結果レジスタ（１４ｃ）に入力す
ると共に、表示メモリ〈１３）の領域（１３ｄ）にも転
送する。したがって表示器（６）の４段目に演算結果が
表示される（第１２図Ｃ参照）。

尚表示メモリ（１３）は一杯になり、次に新しいデータ
が入力きれると古いデータから消滅きれるよう構成され
ており、第１２図Ｈに示すように０４番地のデータが表
示された時、０１番地データが消滅され表示がスクロー
ルされる。同様にして演算終了時には、第１２ｒｙ！Ｊ
Ｊに示すように０１．０２番地が消滅されている。

次に演算途中に於て中間結果を知りたい場合には、第１
３図に示すようにキーボード（２）のサブトータルキー
（２Ｃ）を押すと、キー信号を取り込んだ制御回路（１
）は演算結果レジスタ（１４Ｃ）の値を表示メモリ（１
３）の領域（１３ｄ）に転送することにより、表示器（
６）の４段目に中間結果を表示する。

この際中間結果を示す表示素子（◇）が点灯される。し
たがって上述の例で５＋３−２の途中結果を見たい場合
には５＋３−２と入力したところでサブトータルキー（
２ｃ）を操作すると、第１３図に示す状態となり表示器
（６）に演算結果の１６」が表示きれる。

次に演算終了後演算結果が正しいか否か即ち入力データ
が誤っていないか否か確認する動作につき説明する。演
算終了時表示器（６）には第１２図Ｊに示すように０３
〜０５番地まで表示きれ、Ｏｌ、０２番地は消滅してい
る為、０１．０２番地のデータを表示させるようにスク
ロールキー（２ｆ）を操作する。スクロールキー（２ｆ
）を１回操作すると、スクロールキー信号を検出した制
御回路（１）は、表示メモリ（１３）の最大番地を記憶
しているレジスタ（１４ｆ）から最大番地を読み出し、
最大番地−３の演算を行ない、演算結果で示すアドレス
指定でデータメモリく４〉からデータを読み出し退避レ
ジスタ（１４ｄ）に転送する。そして制御回路く１）は
表示メモリ（１３）の領域（１３ａ）〜（１３ｃ）のデ
ータを下方向に１段シフトさせ領域（１３ａ）を空にし
た後、退避レジスタ（１４ｄ）のデータを表示メモリ（
１３）の領域（１３ａ）に転送し、第１４図Ａに示す状
態にする。従って表示器（６〉には０５番地にデータが
消え０２〜０４番地のデータが表示され表示が１段スク
ロールされる。これにより制御回路（１）は表示メモリ
（１３）の最大番地を記憶しているレジスタ（１４ｆ）
のデータを「０４」に書換え、データメモリ（４）の最
大番地を記憶しているレジスタ（１４ｅ）の値と比較を
行なう。今データメモリ（４）には「０５．まで記憶さ
れており、表示の最大はｒ０４」で表示の方が小言い為
、制御回路（１）は表示器（６）の記号（１１）を点灯
させ、表示されている以外に更にデータメモリ（４）に
はデータが記憶されてていることを指示する。そして再
度スクロールキー（２ｆ）を操作すると、前述と同様に
して０１番地のデータがデータメモリ（４）から読み出
され第１４図Ｂに示すように表示される。従って表示器
（６）により１番目から３番目までに入力されたデータ
を確認することができる。

このようにして３番目迄の入力を確認したところで、４
番目の入力データを見るべく、今度はスクｏ−ルキ−（
２ｅ）を操作すると、スクロールキー信号を検出した制
御回路（１）は、訂正フラグ（Ｆ６）がセットされてい
るか否かのチェνりを行なう。今訂正フラグ（Ｆ６）は
セットされていない為、制御回路（１）はレジスタ（１
４ｆ）より最大の表示アドレス番号を読み出し、読み出
した値に＋１を行なう。レジスタ（１４ｆ）には「０３
」が記憶されており、＋１をしたデータメモリ（４）の
「ｏ４゜のアドレスからデータを読み出し退避レジスタ
（１４ｄ）に転送する。そして表示メモリ（１３）の領
域（１３ａ）〜（１３ｃ）のデータを１段上方向シフト
した後、退避レジスタ（１４ｄ）より表示メモリ（１３
）の領域（１３ｃ）にデータを転送する。この際レジス
タ（１４ｆ）は「０４」に変更され、又レジスタ（１４
ｅ）とレジスタ（１４ｆ）の値を比較することにより、
前述と同様にして記号（１１）が点灯される。かくして
第１４図Ａに示す状態となり、ｒ０４」のデータが表示
されることにより、４番目の入力データを確認すること
か出来る。次に再度スクロールキー〈２ｅ）を操作する
ことにより、同様にして第１２図Ｊに示すように５番目
のデータが表示きれる。この際レジスタ（１４ｅ）とレ
ジスタ（１４ｆ）の値は同一であり、記号（１１）は消
灯される。このようにしてスクロールキー（２ｅ）（２
ｆ）の操作で任意に表示をスクロールでき、入力データ
を容易に確認することが出来る。

（ト）発明の効果 上述の如く本発明の電子式卓上計算機は、入力したデー
タをメモリに記憶しておき演算終了後に順次読み出し表
示する際、表示器に表示されているデータ以降にメモリ
にデータが記憶されている場合には、それを指示する記
号を点灯させるように構成したので、データを読出し表
示する際メモリにデータが有るか否かの判断が容易とな
り、操作性の向上が計られるものである。

【図面の簡単な説明】

第１図は本発明の電子式車上計算機の構成を示すブロッ
ク図、第２図は第１図の液晶表示器の構成を示す図、第
３図は第１図のキーボードの構成を示す図、第４図は表
示メモリの構成を示す図、第５図はレジスタの構成を示
す図、第６図はデータメモリの構成を示す図、第７図、
第８図、第９図、第１０図、第１１図は第１図の動作状
態を示すフローチャート図、第１２図Ａ〜第１２図Ｊ、
第１３図、第１４図Ａ、第１４図Ｂは、第４図、第５図
、第６図の動作状態を示す図である。 （１）・・・制御回路、（２）・・・キーボード、（３
）・・・プログラムメモリ、（４）・・・データメモリ
、　（５）・・・駆動回路、（６）・・・表示器。

Claims (1)

【特許請求の範囲】
1. （１）数値データ、演算子データ等を入力するキーボー
   ドと、入力されたデータを記憶するデータメモリと、入
   力されたデータに基づき演算を行なう演算手段と、入力
   データ及び演算結果を表示する表示手段と、前記データ
   メモリの記憶データを順次読出し表示手段に表示させる
   読み出し手段と、前記表示手段に表示されているデータ
   以降のデータがメモリに記憶されているか否かを検出す
   る手段と、該手段によりデータがメモリに記憶されてい
   る事が検出された場合、それを指示する指示手段を設け
   たことを特徴とする電子式卓上計算機。