JPS61214533A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS61214533A JPS61214533A JP60054633A JP5463385A JPS61214533A JP S61214533 A JPS61214533 A JP S61214533A JP 60054633 A JP60054633 A JP 60054633A JP 5463385 A JP5463385 A JP 5463385A JP S61214533 A JPS61214533 A JP S61214533A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- main surface
- foil
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置およびその製造方法に関する。
半導体装置たとえばＩＣ（集積回路）を実装する方法と
して、たとえば、株式会社プレスジャーナル発行「月刊
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＷｏｒｌｄＪ１９８２年１
１月号、昭和５７年１０月１５日発行、Ｐ８０〜Ｐ８６
に記載されているように、フィルムキャリアテープ方式
が知られている。この実装方式は、半導体素子（チップ
）上のＡ１電極にめっきにより、Ａｕ−３ｎバンブをあ
らかじめ形成しておくとともに、バンプと対応するよう
にＣｕ箔製の外部リードを配したフィルムを用意し、こ
の外部リードとＡｕ−３ｎバンプを重ね合わせてボンデ
ィングした後、レジンをポツテングしてパフケージング
するものである。
して、たとえば、株式会社プレスジャーナル発行「月刊
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＷｏｒｌｄＪ１９８２年１
１月号、昭和５７年１０月１５日発行、Ｐ８０〜Ｐ８６
に記載されているように、フィルムキャリアテープ方式
が知られている。この実装方式は、半導体素子（チップ
）上のＡ１電極にめっきにより、Ａｕ−３ｎバンブをあ
らかじめ形成しておくとともに、バンプと対応するよう
にＣｕ箔製の外部リードを配したフィルムを用意し、こ
の外部リードとＡｕ−３ｎバンプを重ね合わせてボンデ
ィングした後、レジンをポツテングしてパフケージング
するものである。
この方式で作成される半導体装置においては、一般に電
極にＡｕを使用するためコスト高になる。
極にＡｕを使用するためコスト高になる。
また、この半導体装置の製造におけるボンディングにあ
っては、チップの各バンブとこれに対応する外部リード
のインナ一部分とが相互に重なり合うように位置合わせ
しながら熱圧着するため、作業性が悪い。また、この圧
着時の荷重によってチ・／プが破壊する恐れがある等の
諸問題があることがわかった。
っては、チップの各バンブとこれに対応する外部リード
のインナ一部分とが相互に重なり合うように位置合わせ
しながら熱圧着するため、作業性が悪い。また、この圧
着時の荷重によってチ・／プが破壊する恐れがある等の
諸問題があることがわかった。
本発明の目的は信頼度の高い半導体装置を提供すること
にある。
にある。
本発明の他の目的は製造コストの安い半導体装置を提供
することにある。
することにある。
本発明の他の目的は製造が容易でかつ歩留りが高い半導
体装置の製造方法を提供することにある。
体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明によれば、半導体装置の製造において
、治具の主面に設けられた収容孔にチップが収容され、
この状態で治具全体を被うようなＣｕ箔がポリイミド系
樹脂で貼着される。その後、エツチングによってＣｕ箔
にコンタクト孔が設けられるとともに、これらコンタク
ト孔にはスクリーン印刷によってＡｇペーストが印刷さ
れる。また、前記Ｃｕ箔は部分エツチングによってパタ
ーニング化されリードが形成される。その後、ワークは
治具から取り出され、チップ部分はレジンでパッケージ
される。さらに、接着材は切断され、パッケージからリ
ード端が突出する半導体装置が製造される。したがって
、本発明の半導体装置の製造方法は各作業が容易である
とともに正確に行えるため、生産性が高い。また、半導
体装置の製造において、チップに大きな力が加わらない
ため、チップ破損が生じなくなり、信頼度が高くなると
ともに、歩留りも向上する。これらのことと相撲って、
本発明の半導体装置は高価なＡｕに代わって低源なＡ４
が使用されているため、コストが安くなる。
、治具の主面に設けられた収容孔にチップが収容され、
この状態で治具全体を被うようなＣｕ箔がポリイミド系
樹脂で貼着される。その後、エツチングによってＣｕ箔
にコンタクト孔が設けられるとともに、これらコンタク
ト孔にはスクリーン印刷によってＡｇペーストが印刷さ
れる。また、前記Ｃｕ箔は部分エツチングによってパタ
ーニング化されリードが形成される。その後、ワークは
治具から取り出され、チップ部分はレジンでパッケージ
される。さらに、接着材は切断され、パッケージからリ
ード端が突出する半導体装置が製造される。したがって
、本発明の半導体装置の製造方法は各作業が容易である
とともに正確に行えるため、生産性が高い。また、半導
体装置の製造において、チップに大きな力が加わらない
ため、チップ破損が生じなくなり、信頼度が高くなると
ともに、歩留りも向上する。これらのことと相撲って、
本発明の半導体装置は高価なＡｕに代わって低源なＡ４
が使用されているため、コストが安くなる。
第１図は本発明の一実施例による半導体装置製造におけ
るワークの一部を示す斜視図、第２図は同じく半導体装
置製造において用いる治具の一部を示す斜視図、第３図
は同じく断面図、第４図は半導体装置製造において、治
具にワークが収容された状態を示す断面図、第５図は同
じくワーク主面にＣｕ箔が貼着された状態を示す断面図
、第６図は同じ＜Ｃｕ箔にコンタクト孔が形成された状
態を示す断面図、第７図は同じ（コンタクト孔に導電性
ペーストが充填された状態を示す断面図、第８図は同じ
＜Ｃｕ箔が部分エツチングされた状態を示す断面図、第
９図は同じくチップ等がレジンパッケージされた状態を
示す断面図、第１０図は同じく絶縁体の切断によって製
造された半導体装置の断面図である。
るワークの一部を示す斜視図、第２図は同じく半導体装
置製造において用いる治具の一部を示す斜視図、第３図
は同じく断面図、第４図は半導体装置製造において、治
具にワークが収容された状態を示す断面図、第５図は同
じくワーク主面にＣｕ箔が貼着された状態を示す断面図
、第６図は同じ＜Ｃｕ箔にコンタクト孔が形成された状
態を示す断面図、第７図は同じ（コンタクト孔に導電性
ペーストが充填された状態を示す断面図、第８図は同じ
＜Ｃｕ箔が部分エツチングされた状態を示す断面図、第
９図は同じくチップ等がレジンパッケージされた状態を
示す断面図、第１０図は同じく絶縁体の切断によって製
造された半導体装置の断面図である。
この実施例で製造される半導体装置は、第１０図および
第１１図に示されるように、チップ１の主面にチップ１
の周縁から張り出す板状の絶縁体２が設けられるととも
に、この絶縁体２上にはＣｕ箔から形成されたり−ド３
が設けられている。
第１１図に示されるように、チップ１の主面にチップ１
の周縁から張り出す板状の絶縁体２が設けられるととも
に、この絶縁体２上にはＣｕ箔から形成されたり−ド３
が設けられている。
また、リード３の内端部分はり−ド３および絶縁体２に
亘って穿たれたコンタクト孔４に充填されたＡｇペース
ト５の焼成体からなる接続部によって、チップ１の電極
６と電気的に接続されている。
亘って穿たれたコンタクト孔４に充填されたＡｇペース
ト５の焼成体からなる接続部によって、チップ１の電極
６と電気的に接続されている。
さらに、絶縁体２の表裏面の中央部分にはレジンパッケ
ージ７が設けられ、チップ１およびリード３内端部分は
、このレジンパッケージ７で被われている。
ージ７が設けられ、チップ１およびリード３内端部分は
、このレジンパッケージ７で被われている。
つぎに、このような半導体装置８の製造方法について説
明する。
明する。
最初に第２図および第３図に示すように、縦横に精度良
く整列加工された窪みからなるチップ収容孔９を有する
治具１０が用意される。その後、第４図に示されるよう
に、主面にＡｆＬからなる電極６を有するチップ（半導
体素子）１が電極６を上側にして絶縁体チップ収容孔９
内にそれぞれ嵌め込まれる。これにより、チップ１は治
具１０上に精度良（整列される。
く整列加工された窪みからなるチップ収容孔９を有する
治具１０が用意される。その後、第４図に示されるよう
に、主面にＡｆＬからなる電極６を有するチップ（半導
体素子）１が電極６を上側にして絶縁体チップ収容孔９
内にそれぞれ嵌め込まれる。これにより、チップ１は治
具１０上に精度良（整列される。
つぎに、第５図で示すように、チップ１の主面にポリイ
ミド系樹脂あるいはエポキシ系樹脂等の絶縁体２からな
る接着材によってＣｕ箔１１が接着される。
ミド系樹脂あるいはエポキシ系樹脂等の絶縁体２からな
る接着材によってＣｕ箔１１が接着される。
つぎに、絶縁体（接着材）２が硬化したのち、第６図で
示されるように、前記ＣｕＦｆｉｌｌおよび絶縁体２の
チップ１の電極６に対応する部分は常用のホトリソグラ
フィによってエツチング除去され、コンタクト孔４が形
成される。この際、前述のように、チップ１は治具１０
のチップ収容孔９によって精度良く整列されているため
、コンタクト孔４はホトエツチング技術によって、治具
１０上の総てのチップ１の電極６上に形成される。
示されるように、前記ＣｕＦｆｉｌｌおよび絶縁体２の
チップ１の電極６に対応する部分は常用のホトリソグラ
フィによってエツチング除去され、コンタクト孔４が形
成される。この際、前述のように、チップ１は治具１０
のチップ収容孔９によって精度良く整列されているため
、コンタクト孔４はホトエツチング技術によって、治具
１０上の総てのチップ１の電極６上に形成される。
つぎに、第７図で示されるように、チップ１上のＡｆＬ
からなる電極６とＣｕ箔１１とは、コンタクト孔４にス
クリーン印刷によって充填される導電性ペースト、たと
えばＡｇペースト５によって電気的に接続される。Ａｇ
Ａｇペースト５はベーキング（焼成）されて硬化し接続
部となる。
からなる電極６とＣｕ箔１１とは、コンタクト孔４にス
クリーン印刷によって充填される導電性ペースト、たと
えばＡｇペースト５によって電気的に接続される。Ａｇ
Ａｇペースト５はベーキング（焼成）されて硬化し接続
部となる。
つぎに、第８図で示されるように、常用のホトリソグラ
フィによってＣｕ箔１１は部分的に除去されてリード３
が形成される。このリード３の形成は、たとえば、第１
図で示されるようなパターンとなり、各リード３の内端
はチップ１の主面に設けられた電極６の上に臨み、他端
はチップ１の周縁から外れた領域に延在している。
フィによってＣｕ箔１１は部分的に除去されてリード３
が形成される。このリード３の形成は、たとえば、第１
図で示されるようなパターンとなり、各リード３の内端
はチップ１の主面に設けられた電極６の上に臨み、他端
はチップ１の周縁から外れた領域に延在している。
つぎに、第９図に示されるように、絶縁体２によって一
体となっているワークは、治具１０から取り外され、ボ
ッティンダレジンによってパッケージされる。この結果
、チップ１およびリード３の内端部分はレジンパッケー
ジ７で封止される。
体となっているワークは、治具１０から取り外され、ボ
ッティンダレジンによってパッケージされる。この結果
、チップ１およびリード３の内端部分はレジンパッケー
ジ７で封止される。
つぎに、ワークにおける絶縁体２は縦横に切断され、第
１０図および第１１図に示されるような半導体装置８が
製造される。
１０図および第１１図に示されるような半導体装置８が
製造される。
（１）本発明の半導体装置製造方法によれば、従来のテ
ープキャリヤのような高価なＡｕ−３ｎバンプを使用す
ることなく通常のＡＪＩＩ電極を有するチップ１を用い
て簡単にしかも安価にワイヤレスタイプのフリップチッ
プ構造に加工することができるという効果が得られる。
ープキャリヤのような高価なＡｕ−３ｎバンプを使用す
ることなく通常のＡＪＩＩ電極を有するチップ１を用い
て簡単にしかも安価にワイヤレスタイプのフリップチッ
プ構造に加工することができるという効果が得られる。
（２）本発明の半導体装置製造方法によれば、チップ１
の電極６とリード３との接続は、スクリーン印刷による
導電性ペーストのコンタクト孔４への充填によるため、
精度良く簡単かつ大量に処理ができ、歩留り向上および
コスト低減が達成できるという効果が得られる。
の電極６とリード３との接続は、スクリーン印刷による
導電性ペーストのコンタクト孔４への充填によるため、
精度良く簡単かつ大量に処理ができ、歩留り向上および
コスト低減が達成できるという効果が得られる。
（３）本発明による半導体装置は、チップ１の主面が絶
縁体２による保護膜に覆われているため、信頼度はさら
に向上するという効果が得られる。
縁体２による保護膜に覆われているため、信頼度はさら
に向上するという効果が得られる。
（４）本発明の半導体装置は、前述の保護膜を兼ねる絶
縁体２によってＣｕ箔とチップｌを接着しているため、
薄型化の要求に対し、テープキャリヤ方式よりも一段と
超薄型化が可能な構造であるという効果が得られる。
縁体２によってＣｕ箔とチップｌを接着しているため、
薄型化の要求に対し、テープキャリヤ方式よりも一段と
超薄型化が可能な構造であるという効果が得られる。
（５）上記（１）〜（４）により、本発明によれば、高
い加工精度が要求されるとともに、材料的にもまた工数
的にも高くなるＡｕ−３ｎバンプを形成することなく、
容易にかつ安価に高信顧度の超薄型の半導体装置の製造
が可能となるという相乗効果が得られる。
い加工精度が要求されるとともに、材料的にもまた工数
的にも高くなるＡｕ−３ｎバンプを形成することなく、
容易にかつ安価に高信顧度の超薄型の半導体装置の製造
が可能となるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第１２図に示
されるように、半導体装置８の製造において、前記実施
例におけるレジン封止を行わずＡｇペースト５による接
続部を絶縁体２と同様な絶縁性の材料（エポキシ系レジ
ンあるいはポリイミド系樹脂等）からなる保護膜１２で
覆う構造とし、超薄型化に対応できるようになっている
。また、この実施例では、リード３の露出部分には半田
ディップ等によって半田メッキ１３が施され、回路基板
への実装が容易かつ確実となるようになっている。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第１２図に示
されるように、半導体装置８の製造において、前記実施
例におけるレジン封止を行わずＡｇペースト５による接
続部を絶縁体２と同様な絶縁性の材料（エポキシ系レジ
ンあるいはポリイミド系樹脂等）からなる保護膜１２で
覆う構造とし、超薄型化に対応できるようになっている
。また、この実施例では、リード３の露出部分には半田
ディップ等によって半田メッキ１３が施され、回路基板
への実装が容易かつ確実となるようになっている。
また、第１３図に示される半導体装置８は、絶縁体２に
複数のチップ１が配置され、かつ所望チップ１の電極６
同志が連結リード１４で電気的に接続された例を示すも
のである。この例はより実装密度の高い半導体装置の製
造に適している。
複数のチップ１が配置され、かつ所望チップ１の電極６
同志が連結リード１４で電気的に接続された例を示すも
のである。この例はより実装密度の高い半導体装置の製
造に適している。
さらに、本発明の半導体装置にあっては、パッケージは
は必ずしもレジンでなくともよく、セラミック等のキャ
ップ等であっても前記実施例同様な効果が得られる。
は必ずしもレジンでなくともよく、セラミック等のキャ
ップ等であっても前記実施例同様な効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＩＣ製造技術に適用
した場合について説明したが、それに限定されるもので
はなく、たとえば、ＩＣ以外の半導体装置、トランジス
タ、ダイオード、ＬＳＩ（大規模集積回路）等の製造技
術などに適用できる。
をその背景となった利用分野であるＩＣ製造技術に適用
した場合について説明したが、それに限定されるもので
はなく、たとえば、ＩＣ以外の半導体装置、トランジス
タ、ダイオード、ＬＳＩ（大規模集積回路）等の製造技
術などに適用できる。
本発明は少なくともチップを有する電子部品の製造技術
には適用できる。
には適用できる。
第１図は本発明の一実施例による半導体装置製造におけ
るワークの一部を示す斜視図、第２図は同じく半導体装
置製造において用↓する治具の一部を示す斜視図、 第３図は同じく断面図、 第４図は半導体装置製造において、治具にワークが収容
された状態を示す断面図、 第５図は同じくワーク主面にＣｕ箔が貼着された状態を
示す断面図、 第６図は同じ（Ｃｕ箔にコンタクト孔が形成された状態
を示す断面図、 第７図は同じくコンタクト孔に導電性ペーストが充填さ
れた状態を示す断面図、 第８図は同じ＜Ｃｕ箔が部分エツチングされた状態を示
す断面図、 第９図は同じくチップ等がレジンパッケージされた状態
を示す断面図、 第１０図は同じく絶縁体の切断によって製造された半導
体装置の断面図、 第１１図は同じく半導体装置の斜視図、第１２図は本発
明の他の実施例による半導体装置の断面図、 第１３図は本発明の他の実施例による半導体装置の断面
図である。 １・・・チップ、２・・・絶縁体、３・・・リード、４
・・・コンタクト孔、５・・・Ａｇペースト、６・・・
電極、７・・・レジンパッケージ、８・・・半導体装置
、９・・・チップ収容孔、１ｑ・・・治具、１１・・・
Ｃｕ箔、１２・・・保護膜、１３・・・半田メッキ、１
４・・・連結リード。 第 ＩＦＩＡ 第 ２ 図 デ 第 ６ 図 第 １０ 同第１２
図 第１３図
るワークの一部を示す斜視図、第２図は同じく半導体装
置製造において用↓する治具の一部を示す斜視図、 第３図は同じく断面図、 第４図は半導体装置製造において、治具にワークが収容
された状態を示す断面図、 第５図は同じくワーク主面にＣｕ箔が貼着された状態を
示す断面図、 第６図は同じ（Ｃｕ箔にコンタクト孔が形成された状態
を示す断面図、 第７図は同じくコンタクト孔に導電性ペーストが充填さ
れた状態を示す断面図、 第８図は同じ＜Ｃｕ箔が部分エツチングされた状態を示
す断面図、 第９図は同じくチップ等がレジンパッケージされた状態
を示す断面図、 第１０図は同じく絶縁体の切断によって製造された半導
体装置の断面図、 第１１図は同じく半導体装置の斜視図、第１２図は本発
明の他の実施例による半導体装置の断面図、 第１３図は本発明の他の実施例による半導体装置の断面
図である。 １・・・チップ、２・・・絶縁体、３・・・リード、４
・・・コンタクト孔、５・・・Ａｇペースト、６・・・
電極、７・・・レジンパッケージ、８・・・半導体装置
、９・・・チップ収容孔、１ｑ・・・治具、１１・・・
Ｃｕ箔、１２・・・保護膜、１３・・・半田メッキ、１
４・・・連結リード。 第 ＩＦＩＡ 第 ２ 図 デ 第 ６ 図 第 １０ 同第１２
図 第１３図
Claims (1)
- 【特許請求の範囲】 １、主面に電極を有する少なくとも一つのチップと、こ
のチップの主面にチップ周縁から張り出すように貼り付
けられた板状の絶縁体と、前記絶縁体上に貼り付けられ
かつ一部がチップ縁から突出するパターニングされたリ
ードと、このリードとチップの電極とを電気的に接続す
る接続部と、少なくともチップの主面側を被う絶縁性の
パッケージと、からなる半導体装置。 ２、前記チップが複数ある場合において、前記リードの
一部は相互に異なるチップの電極間を電気的に接続して
いることを特徴とする特許請求の範囲第１項記載の半導
体装置。 ３、前記リードはＣｕで形成されているとともに、前記
接続部はＡｇペーストの焼成体であることを特徴とする
特許請求の範囲第１項または第２項記載の半導体装置。 ４、主面に複数のチップ収容孔を有する治具を用意する
工程と、前記治具の各チップ収容孔にチップ主面が露出
するようにチップを入れる工程と、前記治具上のチップ
主面に絶縁性の接着材を介して治具全体を被うような導
体箔を張り付ける工程と、前記チップ主面の電極に対応
する部分の導体箔および接着材を除去してコンタクト孔
を形成する工程と、前記コンタクト孔に導体を充填して
接続部を形成する工程と、前記導体箔を部分的にエッチ
ングしてリードを形成する工程と、少なくとも前記チッ
プの主面側を絶縁体でパッケージする工程と、前記接着
材を切断し少なくとも一つのチップを有する半導体装置
を製造する工程と、を有することを特徴とする半導体装
置の製造方法。 ５、前記チップ主面にＣｕ箔が接着され、かつこのＣｕ
箔は銀Ａｇペーストによってチップの電極と電気的に接
続されることを特徴とする特許請求の範囲第４項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054633A JPS61214533A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054633A JPS61214533A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214533A true JPS61214533A (ja) | 1986-09-24 |
Family
ID=12976160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60054633A Pending JPS61214533A (ja) | 1985-03-20 | 1985-03-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5405798A (en) * | 1987-11-05 | 1995-04-11 | Fujitsu Limited | Method of producing a dynamic random access memory device having improved contact hole structures |
-
1985
- 1985-03-20 JP JP60054633A patent/JPS61214533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5405798A (en) * | 1987-11-05 | 1995-04-11 | Fujitsu Limited | Method of producing a dynamic random access memory device having improved contact hole structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6574858B1 (en) | Method of manufacturing a chip package | |
| JPH10189840A (ja) | 半導体パッケージの構造及びパッケージ方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| KR100370529B1 (ko) | 반도체 장치 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JPS61214533A (ja) | 半導体装置およびその製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2000286375A (ja) | 半導体装置 | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JPS60157243A (ja) | 半導体装置 | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH0451056B2 (ja) | ||
| JPS61284951A (ja) | 半導体装置 | |
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP3405718B2 (ja) | 半導体装置 | |
| JP2000012608A (ja) | 半導体装置の製造方法 | |
| JP2777114B2 (ja) | テープキャリア |