JPS61214568A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路のプロ
セスに適用して特に有効な技術に関するもので１例えば
半導体集積回路におけるバイポーラトランジスタの形成
に利用して有効な技術に関する。

［背景技術］ バイポーラ集積回路において、半導体基板の一主面上に
形成される一般的な縦型トランジスタの構造−にあって
は、ベース電極の取り出しのため、トランジスタの特性
を直接決定するエミッタ領域下の真性ベース領域の外側
に、大きな外部ベース領域が形成されていた。そのため
、この外部ベース領域とコレクタ領域との間の接合容量
が大きくなり、これによってトランジスタの動作速度が
遅くされるという欠点があった。

そこで、第５図に示すように、ＳＳＴ　（スーパー・セ
ルフアライメント・トランジスタ）と呼ばれる高性能の
トランジスタを形成する技術が提案されている。このＳ
ＳＴ技術は、先ずベース引出し用のポリシリコン（多結
晶シリコン）電極１１を形成し、このポリシリコン電極
１１からの不純物拡散によって外部ベース領域７ａを形
成することにより、外部ベース領域７ａの面積を減少さ
せて接合容量を減らすとともに、外部ベース領域７ａと
真性ベース領域７とをそれぞれ別々の工程で最適の濃度
に設定して形成する。

また、ベース引出し用ポリシリコン電極１１の表面とこ
の電極に形成した窓の内側の基板表面を酸化して酸化膜
を形成し、その選択比の違いを利用して基板表面の酸化
膜のみ完全に除去した後、真性ベース領域７をイオン打
込みで形成してからエミッタ電極となるポリシリコン層
１８をデポジションする。そして、このポリシリコン層
１８からの不純物拡散によりエミッタ領域となるＮ型拡
散層１９を形成することにより、ベース領域とエミッタ
領域とを自己整合的に形成している。これによって、エ
ミッタ形成用のマスクが不用となり。

そのマスクの合せ余裕の分だけ素子寸法を小さくして、
ＬＳＩの集積度およびトランジスタの動作速度を向上さ
せることができる。

なお、ＳＳＴ構造のトランジスタに関する特許出願とし
ては５例えば特公昭５５−２６６３０号公報、特開昭５
５−１８０９６号公報等がある。

しかしながら、上記のような従来のＳＳＴ構造のトラン
ジスタに関する提案技術にあっては、ベースコンタクト
穴を高精度に形成することに主眼が置かれているため、
プロセスが非常に複雑になるという問題点がある。

ところが、ベース・コレクタ間の接合容量がある値以下
になっていれば、トランジスタの性能の面からは、ベー
スコンタクト穴をＳＳＴプロセスのように非常に高精度
に形成してやる必要はなく、ベースコンタクト穴の寸法
がある許容範囲に入っていればよく、そのような精度の
ベースコンタクト穴は現在の電子線描画技術によって充
分に可能であることが本発明者によって明らかにされた
。

［発明の目的］ この発明の目的は、簡単な□プロセスでＳＳＴ構造のト
ランジスタと同程度の性能のトランジスタを得ることが
できるような導体製造技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、半導体基板の主面に素子分離領域で囲まれた
素子領域を形成し、その表面にベース領域を形成すると
ともに、ベース領域表面の絶縁膜に、上記素子領域の周
縁に対応してベースコンタクト穴を形成してから、ベー
ス引出し電極となる導電層を形成した後、この導電層に
はエミッタ形成領域に対応して、例えば電子線描画によ
ってエミッタ形成用開口部を形成し、少なくともこの開
口部の内側に絶縁膜を形成してからこれをマスクとして
エミッタ領域を形成することにより、高精度のベースコ
ンタクト穴を形成したり、セルファラインでベース、エ
ミッタ領域を形成する必要をなくシ、これによって簡単
なプロセスでＳＳＴ構造のトランジスタと同程度の性能
のトランジスタを得ることができるようにするという上
記目的を達成するものである。

［実施例１］ 第１図（Ａ）〜（Ｈ）は１本発明を縦型バイポーラトラ
ンジスタの形成に適用した場合の一実施例を製造工程順
に示すものである。

この実施例では、Ｐ型車結晶シリコンからなる半導体基
板１上に酸化膜を形成してから、この酸化膜の適当な位
置に埋込み拡散用パターンの穴をあけ、この酸化膜をマ
スクとしてひ素もしくはアンチモン等のＮ型不純物を導
入することにより部分的にＮ＋型埋込層２を形成する。

そして、埋込層形成用マスクとなった上記酸化膜を除去
してからチャンネルストッパ用のｐ　−１−ｆｉｌ拡散
層３を形成し、その上に気相成長法によりＮ−型エピタ
キシャル層４を成長させ、その表面に酸化シリコン膜と
窒化シリコン膜を形成する。その後、ホトエツチングに
より上記酸化シリコン膜と窒化シリコン膜を部分的に除
去し、これをマスクとして基板主面を少し削ってから熱
酸化を行なうことにより比較的厚い分離用酸化膜５を形
成する０分離用酸化膜形成後に、マスクとなった窒化シ
リコン膜は除去する。

それから、再び窒化シリコン膜等をマスクとしてコレク
タ領域の引上げ口となる部分に、リン等のＮ型不純物を
選択的に導入することによって、コレクタ引上げ口とな
るＮ＋型拡散層６を形成する。しかる後、ベース領域と
なる部分にボロンのようなＰ型不純物を導入して、Ｐ型
ベース領域７を形成して第１図（Ａ）の状態となる。

第１図（Ａ）の状態の後は、ＣＶＤ法（ケミカル・ベイ
パー・デポジション法）により窒化シリコン膜８を全面
的に形成する。そして、その上にレジスト被膜９を塗布
してから、電子線描画技術によってレジスト被膜９にベ
ースコンタクト穴形成用開口部９ａを形成する。

それから、レジスト被膜９をエツチングマスクとして、
ベース領域（７）上の窒化シリコン膜８および酸化シリ
コン膜５ａを選択的に除去して、リング状のベースコン
タクト穴１０を形成し、第１図（Ｂ）の状態となる。こ
のとき、レジスト被膜９の関口部９ａの外形寸法は、上
記ベース領域（７）が形成された素子領域の外形よりも
ひと回り大きく形成しておく、これによって、分離用酸
化膜５の形成用マスクパターンに対する上記レジスト被
膜９のパターンの位置ずれが吸収され、ベースコンタク
ト穴全体の開口面積が一定にされる。

第１図（Ｂ）の状態の後は、レジスト被膜９を除去した
後、ＣＶＤ法によって不純物を含まないポリシリコン層
１１を全面的に形成し、さらにその上には、窒化シリコ
ン膜１２を形成して第１図（Ｃ）の状態となる。

次に、上記窒化シリコン膜１２の上にホトレジスト被膜
を塗布してからベース電極およびポリシリコン抵抗等の
形成用マスクパターンを形成する。

しかる後、このホトレジスト被膜をマスクとして窒化シ
リコン膜１２を除去してから、熱酸化を行なう、すると
、窒化シリコン膜１２が耐酸化マスクとなり、窒化シリ
コン膜１２で覆われていない部分のポリシリコン層１１
が酸化されて、酸化シリコン膜１１ａに変わる。それか
ら、ボロンのようなＰ型不純物のイオン打込みを全面的
に行なってポリシリコン層１１に不純物をドープして、
第１図（Ｄ）の状態になる。

しかる後、ポリシリコン層１１の表面の窒化シリコン膜
１２を除去してから、ＣＶＤ法により酸化シリコン膜１
３を全面的に形成する。そして、特に制限されないが、
この酸化シリコン膜１３の上に窒化シリコン膜１４を形
成してから、レジスト被膜１５を塗布する。

次に、このレジスト被膜１５に対して電子線描画技術に
よりエミッタパターンを形成する。それから、このレジ
スト被膜１５をエツチングマスクとして、異方性ドライ
エツチング等により上記窒化シリコン膜１４およびその
下の酸化シリコン膜１３とポリシリコン層１１に、上記
ベースコンタクト穴１０の内側に残っている窒化シリコ
ン膜１２および酸化シリコン膜５ａよりもひと回り小さ
なエミッタ形成用開口部１６を形成して、第１図（Ｅ）
の状態となる。

その後、上記レジスト被膜１５を除去してから、熱酸化
を行なう、すると、エミッタ形成用開口部１６の内面に
露出してするポリシリコン層１１の端部のみが酸化され
て酸化シリコン膜１１ｂが形成される。それから、耐酸
化マスクとなった窒化シリコン膜１４をマスクとして開
口部１６内側の窒化シリコン膜８．窒化シリコン膜１４
と酸化シリコン膜５ａを除去して、第１図（Ｆ）の状態
となる。

このとき、同時にペース引出し電極たるポリシリコン層
１１からＰ型不純物（ボロン）がベースコンタクト穴１
０を通って、上記Ｐ型半導体領域７に拡散して、高濃度
の外部ベース領域７ａが形成される。

上記の場合、窒化シリコン膜１４を形成しないで熱酸化
を行なって、エミッタ形成用開口部１６の内側に局部的
に酸化シリコン膜１１ｂを形成させることも可能である
。ただし、上記実施徊のごとく、窒化シリコン膜１４を
耐酸化マスクとして酸化シリコン膜１１ｂを形成させる
ようにすることによって、酸化シリコン膜１３の酸化が
進んでベース引出し電極としてのポリシリコン層１１内
の不純物（ボロン）が酸化シリコン膜１３内に取り込ま
れ、ベース引出し電極が高抵抗化するのが防止される。

第１図（Ｆ）の状態の後は、ＣＶＤ法によりポリシリコ
ン層を全面的にデポジションしてから、このポリシリコ
ン層にひ素のようなＮ型不純物をイオン打込み法により
、ドープしてから熱処理を行なう。すると、開口部１６
の内側のポリシリコン層の部分からＮ型不純物が上記ベ
ース領域たるＰ型半導体領域７の表面に拡散されて、エ
ミッタ領域となるＮ型半導体領域１９が形成される。

それから、選択エツチング技術によって開口部１６の内
側のポリシリコン層のみを残して他の部分を除去するこ
とにより、エミッタ用ポリシリコン電極１８を形成して
第２図（Ｇ）の状態となる。

なお、エミッタ用ポリシリコン電極１８の形成後は、第
１図（Ｈ）のように酸化シリコン膜１３に、ベースおよ
びコレクタ領域やポリシリコン抵抗１１ｃに対するコン
タクトホール２０ａ、２０ｂ、２０ｃを形成する。ある
いは、ポリシリコン電極形成後、その上にＰＳＧ膜（リ
ン・ケイ酸ガラス膜）のような眉間絶縁膜をＣＶＤ法に
より全面的に形成してから、ベース、エミッタおよびコ
レクタ領域やポリシリコン抵抗ｌｉｅ等に対するコンタ
クトホールを形成する。それから、その上にアルミニウ
ムを全面的に蒸着させた後、選択エツチングを行なって
アルミ電極を形成し、しかる後、アルミ電極上にファイ
ナルパッシベーション膜を形成して完成状態とされる。

以上説明したように、この実施例においては、電子線描
画技術によってベースコンタクト穴１０を形成し、その
内側に同じく電子線描画技術によりエミッタ形成用開口
部を形成している。そのため、ベース領域（７）とエミ
ッタ領域（１９）＆自己整合的に形成するＳＳＴ構造の
トランジスタに比べてプロセスが非常に簡単になり、コ
ストダウンが可能になる。

ただし、ＳＳＴ技術によると、第４図（Ａ）に示すとと
＜　（０，３〜０．５μｍ）幅の非常に精度の高いベー
スコンタクト穴１０が形成できるのに対し、この実施例
によると、ベースとエミッタが自己整合的でないため、
第４図（Ｂ）に示すごとく、素子形成領域（ベース領域
７）の外形に対してその表面に残される絶縁膜１２の位
置決め精度、すなわちベースコンタクト穴１０の幅の精
度が、ＳＳＴ技術に比べて劣ることになる。しかし、現
在の電子線描画技術によれば、ベースコンタクト穴ｌＯ
の幅を０．２〜０．５μｍ程度に形成することができる
。

そのため、ベースコンタクト穴１０をＳＳＴ技術のよう
に高精度に形成してやらなくても、ベース・コレクタ間
の接合容量をＳＳＴ構造のトランジスタと同程度にする
ことができる。その結果、ＳＳＴのプロセスに比べて非
常に簡単なプロセスでＳＳＴ構造のトランジスタと同程
度の性能のトランジスタを得ることができる。

しかも、従来のＳＳＴ技術においては、ベースコンタク
ト穴の端を基準にして、エミッタ形成用開口部１６を形
成するようになっている。そのため、ベースコンタクト
穴の形状がばらつくとエミッ□タサイズもばらついてし
まうという欠点ずあった。これに対し、上記実施例はセ
ルファラインでエミッタを形成していないため、エミッ
タ寸法のバラツキが、ＳＳＴ構造のトランジスタよりも
少なくなるという利点がある。

なお、上記実施例では、エミッタ形成用開口部１６の内
側に酸化シリコン膜１１ｂを形成する際に、ベース引出
し電極の抵抗値が高くならないようにするため、ポリシ
リコン層１１の上に酸化シリコン膜１３と窒化シリコン
膜１４を形成しているが、これらの絶縁膜の形成を省略
して、ポリシリコン層１１に対して直接エミッタ形成用
開口部１６を形成してから、第３図に示すようにポリシ
リコン層（ベース引出し電極）１１の表面を酸化して酸
化シリコン膜１１ｂ′　を形成するようにしてもよい。

さらに、従来のＳＳＴ構造のトランジスタは。

ベースおよびエミッタ領域が、第４図に鎖線５で示すご
とくその周囲に形成された厚いフィールド酸化膜あるい
はＰＮ接合分離のための拡散領域のような分離領域で囲
まれた半導体層内に形成され、同一半導体基板上に形成
された他の素子との分離が行なわれる。しかも、上記分
離領域の形成は。

一般にベース、エミッタ領域の形成前に行なわれる。従
って、従来のＳＳＴ技術では、ペース領域とエミッタ領
域とは自己整合的に形成されるが、これらの半導体領域
を他の素子領域から分離するための分離領域とベース、
エミッタ領域とは別々のマスクで形成される。つまり、
自己整合的でない、そのため、その全素子寸法が不必要
に大きくなってしまう。

これに対し、上記実施例では、ベース領域７が素子分離
用酸化膜５に接するようにされているため、トランジス
タ全体の素子寸法が小さくなり、集積度が向上されると
いう利点がある。

［実施例２］ 次に、第２図（Ａ）〜（Ｃ）には、本発明に係るプロセ
スの第２の実施例の要部が示されている。

この実施例は、上記実施例におけるエミッタ領域１９の
形成を外部ベース領域７ａに対し自己整合的に行なうよ
うにしたものである。

すなわち、この実施例は、ベースコンタクト穴１０を形
成するところまでは第１の実施例と同様であり、第１図
（Ｂ）の工程から同図（Ｆ）までの工程が異なっている
。

この実施例では、第１図（Ｂ）の状態の後、レジスト被
膜をイオン打込みマスクとして、素子領域上にボロンの
ようなＰ型不純物を打ち込んで、第２図（Ａ）のごとく
、高濃度の外部ベース領域７ａを形成する。

それから、イオン打込みマスクとなったレジスト被膜を
除去した後、ＣＶＤ法により不純物を含まないポリシリ
コン層２１を全面的に形成する。

次に、ホトレジスト被膜２２を塗布してから、このホト
レジスト被膜２２をイオン打込みマスクとして、ベース
引出し電極となる部分のポリシリコン層２１にボロンを
ドー・プする。このとき、エミッタ形成領域の上方は、
ホトレジスト被膜２２で覆っておく、ホトレジスト２２
を除去した後、熱処理を施して、第２図（Ｂ）のごとく
、上記外部ベース領域７ａからポリシリコン層２１ヘボ
ロンをわき上がらせる。

次に、ヒドラジンのようなエツチング液を用いて、上記
ポリシリコン層２１に対しエツチングを施す、すると、
ボロンを含むポリシリコンと含まないポリシリコンに対
するヒドラジンの選択比の違いによって、第２図（Ｃ）
に示すように、ボロンを含まないポリシリコン層が除去
されて、ボロンを含むポリシリコン層からなるベース引
出し電極２１ａが形成される。

第２図（Ｃ）の状態の後は、上記ベース引出し電極２１
ａの上に酸化シリコン膜１３と窒化シリコン膜１４を形
成し、以後、第１実施例と同じ工程に従って、エミッタ
領域１９の形成が行なわれる。

この実施例によると、外部ベース領域７ａに対しエミッ
タ領域１９を自己整合的に形成することができる。その
ため、第１実施例のトランジスタに比べての直流電流増
幅率や耐圧のバラツキが小さくなるという利点がある。

［効果］ 半導体基板の主面に素子分離領域で囲まれた素子領域を
形成し、その表面にペース領域を形成するとともに、ベ
ース領域表面の絶縁膜に、上記素子領域の周縁に対応し
てベースコンタクト穴を形成してから、ベース引出し電
極となる導電層を形成した後、この導電層にはエミッタ
形成領域に対応して、例えば電子線描画によってエミッ
タ形成用開口部を形成し、少なくともこの開口部の内側
に絶縁膜を形成してからこれをマスクとしてエミッタ領
域を形成するようにしたので、高精度のベースコンタク
ト穴を形成したり、セルファラインでベース、エミッタ
領域を形成する必要がないという作用により、簡単なプ
ロセスでＳＳＴ構造のトランジスタと同程度の性能のト
ランジスタを得ることができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば上記実施例では、
ポリシリコン層（１８）からの拡散によってエミッタ領
域が形成されているが、これらはイオン打込みによって
形成することも可能である。また、そのようにした場合
、エミッタ用ポリシリコン電極を省略するようにしても
よい。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
におけるバイポーラトランジスタの形成技術に適用した
ものについて説明したが。

それに限定されるものでなく、ＭＯ３集積回路における
バイポーラトランジスタの形成あるいは静電誘導トラン
ジスタの形成技術などにも利用できる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｈ）は、本発明をバイポーラトランジ
スタの形成に適用した場合の一実施例を製造工程順に示
した断面図、 第２図（Ａ）〜（Ｃ）は、本発明の第２の実施例の要部
を製造工程順に示した断面図。 第３図は１本発明の第１の実施例の変形例を示す断面図 第４１１（Ａ）および（Ｂ）は、それぞれＳＳＴ技術と
本発明方法によるベースコンタクト穴の形状を示す説明
図、 第５図は、従来の半導体集積回路装置におけるＳＳＴ構
造のバイポーラトランジスタの構成例を示す断面図であ
る。 ｌ・・・・半導体基板、２・・・・Ｎ中型埋込層、３・
・°゛チャンネルストッパ層、４・・・・エピタキシャ
ル層、５・・・・素子分離領域（分離用酸化）、６・・
・・コレクタ引上げ口（Ｎ″′型半導体領域）、７・・
・・ベース領域、７ａ・・・・外部ベース領域。 ８．１２，１４・・・・窒化シリコン膜、９，１５゜２
２・・・・レジスト被膜、１０・・・・ベースコンタク
ト穴、１１．２１・・・・ポリシリコン層、１３・・・
・酸化シリコン膜、１６・・・・エミッタ形成用開口部
、１８・・・・エミッタ用ポリシリコン電極、１９・・
・・エミッタ領域、２０・・・・層間絶縁膜、２０ａ、
２０ｂ、２０ｃ・・・・コンタクトホール。 第　　１　　図 （’Ａ＋ 第　　２　　Ｎ 第　　３　　図 第　　４　　図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面に素子分離領域で囲まれた素子領
   域を形成し、その表面の絶縁膜に、上記素子領域の周縁
   に対応してベースコンタクト穴を形成してから、ベース
   引出し電極となる導電層を形成した後、この導電層には
   エミッタ形成領域に対応して、エミッタ形成用開口部を
   形成し、少なくともこの開口部の内側に絶縁膜を形成し
   てからこれをマスクとしてエミッタ領域を形成するよう
   にしたことを特徴とする半導体装置の製造方法。 ２、上記素子領域の表面の絶縁膜に対する上記ベースコ
   ンタクト穴の形成は、電子線描画によって行なうように
   したことを特徴とする特許請求の範囲第１項記載の半導
   体装置の製造方法。