JPS61220432A - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JPS61220432A JPS61220432A JP60060663A JP6066385A JPS61220432A JP S61220432 A JPS61220432 A JP S61220432A JP 60060663 A JP60060663 A JP 60060663A JP 6066385 A JP6066385 A JP 6066385A JP S61220432 A JPS61220432 A JP S61220432A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- etching
- polysilicon
- gas pressure
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はエツチング方法に関し、特に多結晶シリコンお
よびシリコンの断面形状制御に好適なエツチング方法に
関する。
よびシリコンの断面形状制御に好適なエツチング方法に
関する。
従来のエツチング方法として特開昭５９−３９０４８に
記載のように絶縁膜上のマスク層に炭素、フッ素。
記載のように絶縁膜上のマスク層に炭素、フッ素。
水素を含む混合ガスによるプラズマによって、試料表面
にＣ−Ｆ結合を有するポリマーを堆積させる方法が提案
されている。しかしシリコンあるいは多結晶シリコンな
どのような導体に関しては配慮されておらず、また堆積
物もＣ−Ｆ結合を有するポリマー以外の点について配慮
されていなかった。
にＣ−Ｆ結合を有するポリマーを堆積させる方法が提案
されている。しかしシリコンあるいは多結晶シリコンな
どのような導体に関しては配慮されておらず、また堆積
物もＣ−Ｆ結合を有するポリマー以外の点について配慮
されていなかった。
本発明の目的はますます微細化する半導体製造における
加工技術において、エツチング断面形状の制御、サイド
エツチングによるパターン寸法の減少の防止、さらには
りソグラフイ技術では不可能になる領域でのマスクパタ
ーンのブローディング技術を提供することにある。
加工技術において、エツチング断面形状の制御、サイド
エツチングによるパターン寸法の減少の防止、さらには
りソグラフイ技術では不可能になる領域でのマスクパタ
ーンのブローディング技術を提供することにある。
ドライエツチング技術においてはマスク寸法どおりのエ
ツチング加工ができることが必要であるが、実際にはエ
ツチング中にマスク寸法が小さくなることや、アンダカ
ットがあるため、仕上り寸法はマスク寸法より小さくな
ることが多い、その対策としてあらかじめ寸法目減り分
だけマスク寸法を太くしておくことで仕上り寸法を所定
の寸法にするなどの工夫が行われていた。しかしサブμ
ｍ寸法の素子製造となるとマスクパターン間のスペース
幅が、たとえば０．６μｍ以下となり、光りソグラフイ
でパターニングできない限界に近づき、マスク寸法をブ
ローディングすることはできなくなった。したがってエ
ツチングにおいては寸法目減りのないマスク寸法どおり
の加工法が絶対に必要な状況になった。しかし上記のと
おり完全なドライエツチング法は未だ開発されていない
。
ツチング加工ができることが必要であるが、実際にはエ
ツチング中にマスク寸法が小さくなることや、アンダカ
ットがあるため、仕上り寸法はマスク寸法より小さくな
ることが多い、その対策としてあらかじめ寸法目減り分
だけマスク寸法を太くしておくことで仕上り寸法を所定
の寸法にするなどの工夫が行われていた。しかしサブμ
ｍ寸法の素子製造となるとマスクパターン間のスペース
幅が、たとえば０．６μｍ以下となり、光りソグラフイ
でパターニングできない限界に近づき、マスク寸法をブ
ローディングすることはできなくなった。したがってエ
ツチングにおいては寸法目減りのないマスク寸法どおり
の加工法が絶対に必要な状況になった。しかし上記のと
おり完全なドライエツチング法は未だ開発されていない
。
そこでマスクにのみ堆積するデポジション方法を検討し
た。従来のプラズマによるポリマーの堆積法では選択的
にレジストマスクにのみ堆積することがほとんど不可能
であり、単なる炭素、水素。
た。従来のプラズマによるポリマーの堆積法では選択的
にレジストマスクにのみ堆積することがほとんど不可能
であり、単なる炭素、水素。
酸素などの混合ガスによるプラズマでは期待できなかっ
た。シリコンおよび多結晶シリコンの垂直エツチングに
有効なＳＦ、とＮＨ，の混合ガスにおいて、ＮＨ，Ｉを
過剰に混合すると、レジストマスクに選択的に堆積が起
り、シリコンおよび多結晶シリコンには堆積もエツチン
グも起こらないことが見出された。
た。シリコンおよび多結晶シリコンの垂直エツチングに
有効なＳＦ、とＮＨ，の混合ガスにおいて、ＮＨ，Ｉを
過剰に混合すると、レジストマスクに選択的に堆積が起
り、シリコンおよび多結晶シリコンには堆積もエツチン
グも起こらないことが見出された。
以下本発明の一実施例を説明する。プラズマを発生させ
る装置は本実施例において有磁場マイクロ波プラズマエ
ツチング装置を用いたが、他のプラズマエツチング装置
、反応性イオン（またスパッタ）エツチング装置を用い
ることもできる。有磁場マイクロ波プラズマエツチング
においてＳＦ。
る装置は本実施例において有磁場マイクロ波プラズマエ
ツチング装置を用いたが、他のプラズマエツチング装置
、反応性イオン（またスパッタ）エツチング装置を用い
ることもできる。有磁場マイクロ波プラズマエツチング
においてＳＦ。
ガスをエツチングガスとした場合第２図に示す断面形状
が得られる。第２図でマスク材料はホトレジスト（ＡＺ
１３５０Ｊ） １であるが、エツチング前には点線２
に示す寸法であった。被エツチング材料は多結晶シリコ
ン３であるが、エツチング前は点線４に示す状態であっ
た。多結晶シリコンの下地は酸化シリコンＳｉ０．５で
ある。第２図エツチング断面形状はマスクの下がエツチ
ングされる。
が得られる。第２図でマスク材料はホトレジスト（ＡＺ
１３５０Ｊ） １であるが、エツチング前には点線２
に示す寸法であった。被エツチング材料は多結晶シリコ
ン３であるが、エツチング前は点線４に示す状態であっ
た。多結晶シリコンの下地は酸化シリコンＳｉ０．５で
ある。第２図エツチング断面形状はマスクの下がエツチ
ングされる。
いわゆるアンダカット状態を示しており、第１図におい
てａはアンダーカットによる寸法シフト量を示し、ｂは
マスク寸法からの寸法シフト量である。第２図に示した
断面形状が得られるときの有磁場マイクロ波プラズマ条
件はＳＦ、ガス圧力０、ＩＰａ、マイクロ波パワー２０
０Ｗである。第３図はアンダーカットがないように、Ｓ
Ｆ、０．ＩＰａにＮＨ，０，０６Ｐａ添加したときのエ
ツチング断面形状である。第３図で多結晶シリコン３は
マスク１の寸法どおりにエツチングされているようにみ
えるが、実際にはエツチング前のマスク寸法２より減少
している。減少量はオーバーエツチング時間によって変
わるが、本実施例ではエツチング時間の３０％オーバエ
ッチ（約４０秒）により、約０．２μｍだけマスク幅が
減少する。
てａはアンダーカットによる寸法シフト量を示し、ｂは
マスク寸法からの寸法シフト量である。第２図に示した
断面形状が得られるときの有磁場マイクロ波プラズマ条
件はＳＦ、ガス圧力０、ＩＰａ、マイクロ波パワー２０
０Ｗである。第３図はアンダーカットがないように、Ｓ
Ｆ、０．ＩＰａにＮＨ，０，０６Ｐａ添加したときのエ
ツチング断面形状である。第３図で多結晶シリコン３は
マスク１の寸法どおりにエツチングされているようにみ
えるが、実際にはエツチング前のマスク寸法２より減少
している。減少量はオーバーエツチング時間によって変
わるが、本実施例ではエツチング時間の３０％オーバエ
ッチ（約４０秒）により、約０．２μｍだけマスク幅が
減少する。
上記のように通常のエツチング方法においては。
マスク寸法の減少あるいはマスク下部へエツチングがく
い込むアンダーカット現象があり、エツチング前のマス
ク寸法どおりの加工寸法を得ることが困難な場合が多い
。
い込むアンダーカット現象があり、エツチング前のマス
ク寸法どおりの加工寸法を得ることが困難な場合が多い
。
本発明においてはＳＦ、 ０．Ｉ Ｐａに０．０６Ｐａ
以上のＮＨ３ガスを添加し、第１図の断面形状が得られ
た０本実施例においては、多結晶シリコン３はエツチン
グされず、エツチング前のマスク２に堆積した新らたな
マスク１が形成されている。ここで堆積膜の特徴は平面
部より側面部の膜形成速度が大きい、この現象は表面の
材料の差異によって選択的に堆積する現象であり、ＳＦ
、＋ＮＨ，混塁ガスの場合多結晶シリコンあるいはシリ
コン単結晶とホトレジストマスクの場合に特徴的な現象
である。たとえば酸化シリコン、タングステンなどの他
材料とホトレジストの場合には全面に堆積して選択的に
マスクを太らせることはできない。
以上のＮＨ３ガスを添加し、第１図の断面形状が得られ
た０本実施例においては、多結晶シリコン３はエツチン
グされず、エツチング前のマスク２に堆積した新らたな
マスク１が形成されている。ここで堆積膜の特徴は平面
部より側面部の膜形成速度が大きい、この現象は表面の
材料の差異によって選択的に堆積する現象であり、ＳＦ
、＋ＮＨ，混塁ガスの場合多結晶シリコンあるいはシリ
コン単結晶とホトレジストマスクの場合に特徴的な現象
である。たとえば酸化シリコン、タングステンなどの他
材料とホトレジストの場合には全面に堆積して選択的に
マスクを太らせることはできない。
多結晶シリコンあるいはシリコン単結晶上のホトレジス
トに選択的に堆積させるＳＦ、＋ＮＨ，混合ガスについ
ては、ＳＦ、ガス圧力が０．１Ｐａのときには０．０６
Ｐａ以上のＮＨ３ガス添加で起り、ＮＨ３ガス圧力が高
いほど堆積速度が大きい、またＳＦ、ガス圧力が０．１
Ｐａより低い場合にはＮＨ３ガス圧力が上記ＳＦ、とＮ
Ｈ，の比率が低くなっても堆積しやすくなる。たとえば
ＳＦ。
トに選択的に堆積させるＳＦ、＋ＮＨ，混合ガスについ
ては、ＳＦ、ガス圧力が０．１Ｐａのときには０．０６
Ｐａ以上のＮＨ３ガス添加で起り、ＮＨ３ガス圧力が高
いほど堆積速度が大きい、またＳＦ、ガス圧力が０．１
Ｐａより低い場合にはＮＨ３ガス圧力が上記ＳＦ、とＮ
Ｈ，の比率が低くなっても堆積しやすくなる。たとえば
ＳＦ。
０．０５Ｐａのときには０．０２Ｐ ａ以上で堆積が起
こる。
こる。
逆にＳＦ、ガス圧力が０．１Ｐａより高い場合にはＮＨ
，混合比率を高くする必要がある０以上のごとくにして
マスクにのみ選択的に堆積できることによって、マスク
のブローディング加工が可能となり、リソグラフィ技術
でマスクを開孔できる限界（たとえば０．６μｍの開孔
が現在の光プロセスで最小といわれている）よりもさら
に小さな開孔（光りソグラフイプロセスにより０．６μ
ｍに開孔した試料に本特許方法を適用すれば、０．６μ
ｍ以下の開孔）にすることができる。
，混合比率を高くする必要がある０以上のごとくにして
マスクにのみ選択的に堆積できることによって、マスク
のブローディング加工が可能となり、リソグラフィ技術
でマスクを開孔できる限界（たとえば０．６μｍの開孔
が現在の光プロセスで最小といわれている）よりもさら
に小さな開孔（光りソグラフイプロセスにより０．６μ
ｍに開孔した試料に本特許方法を適用すれば、０．６μ
ｍ以下の開孔）にすることができる。
以下この新らたに堆積したマスクにより、マスクの減少
の少い条件でエツチング加工すると、初期のマスク寸法
より大きな寸法に加工できる。また開孔部であれば、第
４図に示すように初期マスク寸法２より小さな開孔部６
のエツチングが可能となる。この方法を用いるとエツチ
ング方法がアンダーカットを起こす条件であっても、第
５図に示すように多結晶シリコン３の仕上り寸法ｄは初
期のマスク寸法２に制御することが可能となる。
の少い条件でエツチング加工すると、初期のマスク寸法
より大きな寸法に加工できる。また開孔部であれば、第
４図に示すように初期マスク寸法２より小さな開孔部６
のエツチングが可能となる。この方法を用いるとエツチ
ング方法がアンダーカットを起こす条件であっても、第
５図に示すように多結晶シリコン３の仕上り寸法ｄは初
期のマスク寸法２に制御することが可能となる。
本堆積膜の材質が何であるか明確ではないが。
本堆積物はＳＦ、ガスまたはＳＦ、に添加量の少いＮＨ
，混合ガスによって、ホトレジストマスクより大きな速
度でエツチングされる特性を有している。したがって、
堆積させる条件で試料を処理したのちに、ＮＨ，ガス添
加量を減少させると。
，混合ガスによって、ホトレジストマスクより大きな速
度でエツチングされる特性を有している。したがって、
堆積させる条件で試料を処理したのちに、ＮＨ，ガス添
加量を減少させると。
第６図ａ、ｂ、ａに示したエツチング断面形状のごとく
、制御の仕方により所望のエツチング断面形状を得るこ
とができる。多結晶シリコンあるいはシリコン単結晶を
以上のように制御して、エツチング断面形状を得ること
ができたことにより、たとえば実際のＬＳＩ製造におい
て、配線間の電気的短絡を防止することができる。すな
わち第７図ａに示すごとく通常垂直に近いエラチン加工
された多結晶シリコン３の眉間絶縁膜（たとえばＳｉｎ
、、Ｐ５３Ｇなど）７が形成され、その上に第２番目の
配線材料８（たとえば多結晶シリコン。
、制御の仕方により所望のエツチング断面形状を得るこ
とができる。多結晶シリコンあるいはシリコン単結晶を
以上のように制御して、エツチング断面形状を得ること
ができたことにより、たとえば実際のＬＳＩ製造におい
て、配線間の電気的短絡を防止することができる。すな
わち第７図ａに示すごとく通常垂直に近いエラチン加工
された多結晶シリコン３の眉間絶縁膜（たとえばＳｉｎ
、、Ｐ５３Ｇなど）７が形成され、その上に第２番目の
配線材料８（たとえば多結晶シリコン。
タングステン、シリサイド、アルミニウム外ど）が形成
されて、第２番目の配線材料８をエツチング加工したと
き、眉間絶縁膜形成のときにくびれた部分に第２配線材
料のエッチ残り９が生じ、配線間の電気的短絡の原因と
なる０本特許方法を用い、あらかじめ多結晶シリコンの
エッチ断面形状をたとえば第６ ｖＡａのようにしてお
けば、上記第７図すのように、眉間絶縁膜７にくさびが
生じないため、第２配線材料がエツチングさすに残る部
分（第７図ａの９）がないので良好なエツチング加工が
可能になる。
されて、第２番目の配線材料８をエツチング加工したと
き、眉間絶縁膜形成のときにくびれた部分に第２配線材
料のエッチ残り９が生じ、配線間の電気的短絡の原因と
なる０本特許方法を用い、あらかじめ多結晶シリコンの
エッチ断面形状をたとえば第６ ｖＡａのようにしてお
けば、上記第７図すのように、眉間絶縁膜７にくさびが
生じないため、第２配線材料がエツチングさすに残る部
分（第７図ａの９）がないので良好なエツチング加工が
可能になる。
本発明によれば、光りソグラフイで不可能な微細な開孔
マスクを作成することが可能となり、たとえば相関絶縁
膜に開孔するコンタクトホールあるいはスルーホールな
どを微細に作成することが可能となり、またテーパエツ
チングを行うことにより、配線材料のエツチング加工で
しばしば問題となる配線間の電気的短絡問題を激減する
ことが可能となり、半導体製造における歩留りを著しく
向上させると同時に微細加工の質的向上をさせる効果が
ある。
マスクを作成することが可能となり、たとえば相関絶縁
膜に開孔するコンタクトホールあるいはスルーホールな
どを微細に作成することが可能となり、またテーパエツ
チングを行うことにより、配線材料のエツチング加工で
しばしば問題となる配線間の電気的短絡問題を激減する
ことが可能となり、半導体製造における歩留りを著しく
向上させると同時に微細加工の質的向上をさせる効果が
ある。
第１図は本発明においてマスクに選択的堆積した状態を
示す断面図、第２図はＳＦ、ガスのみを用いた多結晶シ
リコンのエツチング断面図、第３図はＳＦ、とＮＨ，混
合ガスを用いたアンダーカットのないエツチング断面図
、第４図は選択堆積後のエツチング断面図、第５図は選
択堆積後のアンダーカット条件でのエツチング断面図、
第６図は選択堆積後に堆積物と多結晶シリコンを同時あ
るいは制御したエツチング断面図、第７図は多層配線の
断面図である。 １・・・エツチング後のマスク、２・・・エツチング前
のマスク、３・・・多結晶シリコン、４・・・エツチン
グ前・・・層間絶縁膜、８・・・第２配線材料、９・・
・第２配線材料のエツチング残り。 茶 １ 図 第 Ｚ 図 ′ＩｆＪ３ 図 宴 ４ 図 菖５図 ￥Ｊ ６ 図 （１２−）（ｂ）（ｃ） 葛 ７ 図
示す断面図、第２図はＳＦ、ガスのみを用いた多結晶シ
リコンのエツチング断面図、第３図はＳＦ、とＮＨ，混
合ガスを用いたアンダーカットのないエツチング断面図
、第４図は選択堆積後のエツチング断面図、第５図は選
択堆積後のアンダーカット条件でのエツチング断面図、
第６図は選択堆積後に堆積物と多結晶シリコンを同時あ
るいは制御したエツチング断面図、第７図は多層配線の
断面図である。 １・・・エツチング後のマスク、２・・・エツチング前
のマスク、３・・・多結晶シリコン、４・・・エツチン
グ前・・・層間絶縁膜、８・・・第２配線材料、９・・
・第２配線材料のエツチング残り。 茶 １ 図 第 Ｚ 図 ′ＩｆＪ３ 図 宴 ４ 図 菖５図 ￥Ｊ ６ 図 （１２−）（ｂ）（ｃ） 葛 ７ 図
Claims (1)
- 【特許請求の範囲】 １、シリコンもしくは多結晶シリコン表面上に所定開口
を有するマスク層を形成する工程とプラズマ処理する工
程によつて、マスク層に選択的に被膜を形成することを
特徴とするエッチング方法。 ２、プラズマ処理するときのガスをフッ素、窒素、水素
を含むガスにすることを特徴とする特許請求の範囲第１
項記載のエッチング方法。 ３、フッ素を含むガスとしてＳＦ＿６ガス、窒素と水素
を含むガスとしてＮＨ＿３ガスとすることを特徴とする
特許請求の範囲第１項乃至第２項記載のエッチング方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060663A JPS61220432A (ja) | 1985-03-27 | 1985-03-27 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060663A JPS61220432A (ja) | 1985-03-27 | 1985-03-27 | エツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61220432A true JPS61220432A (ja) | 1986-09-30 |
Family
ID=13148798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60060663A Pending JPS61220432A (ja) | 1985-03-27 | 1985-03-27 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220432A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266157A (en) * | 1990-10-04 | 1993-11-30 | Sony Corporation | Dry etching method |
| US5314576A (en) * | 1992-06-09 | 1994-05-24 | Sony Corporation | Dry etching method using (SN)x protective layer |
| US5391244A (en) * | 1992-02-14 | 1995-02-21 | Sony Corporation | Dry etching method |
| US5397431A (en) * | 1992-07-24 | 1995-03-14 | Sony Corporation | Dry etching method |
-
1985
- 1985-03-27 JP JP60060663A patent/JPS61220432A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266157A (en) * | 1990-10-04 | 1993-11-30 | Sony Corporation | Dry etching method |
| US5391244A (en) * | 1992-02-14 | 1995-02-21 | Sony Corporation | Dry etching method |
| US5314576A (en) * | 1992-06-09 | 1994-05-24 | Sony Corporation | Dry etching method using (SN)x protective layer |
| US5397431A (en) * | 1992-07-24 | 1995-03-14 | Sony Corporation | Dry etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716761B2 (en) | Method of forming fine patterns | |
| US7169708B2 (en) | Semiconductor device fabrication method | |
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US4522681A (en) | Method for tapered dry etching | |
| DE69033615T2 (de) | Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer | |
| US6653058B2 (en) | Methods for reducing profile variation in photoresist trimming | |
| US4354896A (en) | Formation of submicron substrate element | |
| CA1160759A (en) | High-selectivity plasma-assisted etching of resist- masked layer | |
| JPS63104338A (ja) | 複合絶縁層に傾斜のついた開口を形成する方法 | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| US4678540A (en) | Plasma etch process | |
| US6329280B1 (en) | Interim oxidation of silsesquioxane dielectric for dual damascene process | |
| WO1987004858A1 (en) | Method for producing integrated circuit interconnects | |
| JPS61220432A (ja) | エツチング方法 | |
| US6036875A (en) | Method for manufacturing a semiconductor device with ultra-fine line geometry | |
| KR100434887B1 (ko) | 반도체 장치의 제조 방법 | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| JP3445584B2 (ja) | 反射防止膜のエッチング方法 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| KR100236089B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19980057105A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP3123914B2 (ja) | 半導体装置の製造方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| KR930008841B1 (ko) | 반도체 제조중 콘택트홀의 형성방법 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 |