JPS61221965A - ベクトル・デ−タ処理装置 - Google Patents
ベクトル・デ−タ処理装置Info
- Publication number
- JPS61221965A JPS61221965A JP60064533A JP6453385A JPS61221965A JP S61221965 A JPS61221965 A JP S61221965A JP 60064533 A JP60064533 A JP 60064533A JP 6453385 A JP6453385 A JP 6453385A JP S61221965 A JPS61221965 A JP S61221965A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- address
- operand
- element data
- vector element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ベクトル・データ処理装置に関し、特にベク
トル・オペランド・アドレスがブロック転送機能によっ
てオペランド・７エツチされる一定ブロックの先頭のア
ドレスに一致していないときのブロック転送機能の効率
を向上させたベクトル・データ処理装置に関する。
トル・オペランド・アドレスがブロック転送機能によっ
てオペランド・７エツチされる一定ブロックの先頭のア
ドレスに一致していないときのブロック転送機能の効率
を向上させたベクトル・データ処理装置に関する。
科学技術計算の分野では、ペクトＭデータの処理を超高
速で行うことが求められて２シ、その高速性を実穏する
ためには、ベクトル・エレメント・データを演算装置に
順次高速に供給することが可能な処理手段が必要である
。
速で行うことが求められて２シ、その高速性を実穏する
ためには、ベクトル・エレメント・データを演算装置に
順次高速に供給することが可能な処理手段が必要である
。
一般に、ベクトル・エレメント・データは、記憶装置上
に成る一定のアドレス間隔をもって配置ざｎている。こ
のアドレス間隔がベクトル・エレメントデータ長に一致
していれば、そのベクトルのエレメント・データは連続
に配置されているという。
に成る一定のアドレス間隔をもって配置ざｎている。こ
のアドレス間隔がベクトル・エレメントデータ長に一致
していれば、そのベクトルのエレメント・データは連続
に配置されているという。
一般的なベクトル・データ処理装置で使用されるベクト
ル・エレメント・データは実質的に連続に配置されてい
る場合がほとんどである。従来、ベクメント・データを
バッファ記憶装置にブロック転送して蓄えておき、演算
装置に該当ベクトル・ニレメント・データぬバッファ記
憶装置から供給することで、ベクトル演算の実質的な性
能向上を図る手段が考えられてきた。
ル・エレメント・データは実質的に連続に配置されてい
る場合がほとんどである。従来、ベクメント・データを
バッファ記憶装置にブロック転送して蓄えておき、演算
装置に該当ベクトル・ニレメント・データぬバッファ記
憶装置から供給することで、ベクトル演算の実質的な性
能向上を図る手段が考えられてきた。
従来のベクトル・データ処理装置のブロック転送機能に
おいて、第２図に示したような主記憶装置上にベクトル
・オペランド・アドレスｂから格納されているベクトル
・エレメント・データ（Ｂ、Ｃ，Ｄ、、・りをベクトル
・エレメント・データ・バッファにブロック転送を行な
うとき、ブロック転送すべきベクトル・オペランド・ア
ドレスｂがオペランドも７エツチされる一定ブロック４
１の途中のアドレスである場合にはブロック転送機能に
よって一定ブロック４１の先頭のアドレスａから始まる
一定ブロック４１のベクトル・エレメント・データが総
て転送されるのでベクトル・オペランド・アドレスａか
らｂまでの不用領域Ａのベクトル・エレメント・データ
も同時に転送されてしまい、不用領域人を転送するため
の無駄な時間を発生させるとともに、ベクトル・エレメ
ント−データ・バッファの使用効率を低下させるという
欠点があっ九。
おいて、第２図に示したような主記憶装置上にベクトル
・オペランド・アドレスｂから格納されているベクトル
・エレメント・データ（Ｂ、Ｃ，Ｄ、、・りをベクトル
・エレメント・データ・バッファにブロック転送を行な
うとき、ブロック転送すべきベクトル・オペランド・ア
ドレスｂがオペランドも７エツチされる一定ブロック４
１の途中のアドレスである場合にはブロック転送機能に
よって一定ブロック４１の先頭のアドレスａから始まる
一定ブロック４１のベクトル・エレメント・データが総
て転送されるのでベクトル・オペランド・アドレスａか
らｂまでの不用領域Ａのベクトル・エレメント・データ
も同時に転送されてしまい、不用領域人を転送するため
の無駄な時間を発生させるとともに、ベクトル・エレメ
ント−データ・バッファの使用効率を低下させるという
欠点があっ九。
上に格納されている複数のベクトル・オペランドのそれ
ぞれのベクトル・オペランド・アドレスを保持するベク
トル・オペランド・アドレス拳レジスタと前記ベクトル
・エレメント・データ間のそれぞれのアドレス差分を示
すベクトル要素間距離を保持するベクトル要素間距離レ
ジスタと、前記それぞれのベクトル・オペランドΦアド
レスが、ブロック転送機能によって、オペランド＠７エ
ツチされる一定ブロックの先頭のアト、レスに一致して
いるが否かをチェックするアドレス チェック回路とを
含み前記ベクトル・オペランド・アドレスが前記ブロッ
ク転送機能によってオペランド・フェッチされアドレス
に該当するベクトル・エレメント・データを７エツチし
、これを所定のベクトル彎エレメント嗜データ・バッフ
ァに蓄えておき、同時に前記ベクトル・オペランド・ア
ドレスとベクトル要素間距離とから先行するベクトル・
オペ２ンド・アドレスを作成し、この作成されたベクト
ル拳オペランド・アドレスについて、前記ブロック転送
機能によってオペランド−フェッチされる一定ブロック
の先頭のアドレスに一致しているか否かのチェックを行
ない、一致していない場合は前記の動作ｔ−繰ε工 返して該当ベクトル・エレメント・デー’ｙｉｒ＊装置
から順次に７エツチし、ベクトル・エレメント・データ
・バッファに順次に蓄えておき、一致した時点ル・エレ
メントデータ・バッファにブロック転送して蓄えて２き
、該当ベクトル働エレメントＩデータを該当ベクトル・
エレメント−データーバッファから演算装置に供給する
ベクトル・データ処理装置が得られる。
ぞれのベクトル・オペランド・アドレスを保持するベク
トル・オペランド・アドレス拳レジスタと前記ベクトル
・エレメント・データ間のそれぞれのアドレス差分を示
すベクトル要素間距離を保持するベクトル要素間距離レ
ジスタと、前記それぞれのベクトル・オペランドΦアド
レスが、ブロック転送機能によって、オペランド＠７エ
ツチされる一定ブロックの先頭のアト、レスに一致して
いるが否かをチェックするアドレス チェック回路とを
含み前記ベクトル・オペランド・アドレスが前記ブロッ
ク転送機能によってオペランド・フェッチされアドレス
に該当するベクトル・エレメント・データを７エツチし
、これを所定のベクトル彎エレメント嗜データ・バッフ
ァに蓄えておき、同時に前記ベクトル・オペランド・ア
ドレスとベクトル要素間距離とから先行するベクトル・
オペ２ンド・アドレスを作成し、この作成されたベクト
ル拳オペランド・アドレスについて、前記ブロック転送
機能によってオペランド−フェッチされる一定ブロック
の先頭のアドレスに一致しているか否かのチェックを行
ない、一致していない場合は前記の動作ｔ−繰ε工 返して該当ベクトル・エレメント・デー’ｙｉｒ＊装置
から順次に７エツチし、ベクトル・エレメント・データ
・バッファに順次に蓄えておき、一致した時点ル・エレ
メントデータ・バッファにブロック転送して蓄えて２き
、該当ベクトル働エレメントＩデータを該当ベクトル・
エレメント−データーバッファから演算装置に供給する
ベクトル・データ処理装置が得られる。
本発明の実施例九ついて図面を参照してｌＩ５！明する
。
。
第１図は本発明の一実施例を示すブロック図でおる。第
１図において本発明の一実施例は、ベクトル演算で扱う
オペランド数が２の場合の例でめ９、第１ベクトル吻オ
ペランド及び第２ベクトル・オペランドのそれぞれのベ
クトル管オペランド・アドレスを保持するベクトルｅオ
ペ２ンド・アドレス・レジスタ１１及び２１と、第１ベ
クトル・オペランド及び第２ベクトル・オペランドの七
れぞれのベクトル要素間距離を保持するベクトル要素間
距離レジスタ１２及び２２と、第１ベクトルオペ２ンド
と第２ベクトル・オペランドのそれぞれのベクトル、オ
ペランド、アドレスがブロック転送機能によってオペラ
ンド、フェッチされる一部ブロックの先頭のアドレスに
一致しているか否か全チェックするアドレスチェック回
路１３及び２３と、第１ベクトル、オペランド及び第２
ベクトル、オペランドのそれぞれのベクトル、オペラン
ド、アドレスとベクトル要素間距離とから先行するベク
トル−エレメント・データのベクトル・オペランド・ア
ドレスを生成するベクトル、アドレス生成回路１４及び
２４と、第１ベクトル・オペランド及び第２ベクトル、
オペランドのそれぞれのベクトル・エレメント−データ
を蓄えておき、これを演算装置に供給するベクトル、エ
レメント・データ・バッファ１５及び２５とを含む。
１図において本発明の一実施例は、ベクトル演算で扱う
オペランド数が２の場合の例でめ９、第１ベクトル吻オ
ペランド及び第２ベクトル・オペランドのそれぞれのベ
クトル管オペランド・アドレスを保持するベクトルｅオ
ペ２ンド・アドレス・レジスタ１１及び２１と、第１ベ
クトル・オペランド及び第２ベクトル・オペランドの七
れぞれのベクトル要素間距離を保持するベクトル要素間
距離レジスタ１２及び２２と、第１ベクトルオペ２ンド
と第２ベクトル・オペランドのそれぞれのベクトル、オ
ペランド、アドレスがブロック転送機能によってオペラ
ンド、フェッチされる一部ブロックの先頭のアドレスに
一致しているか否か全チェックするアドレスチェック回
路１３及び２３と、第１ベクトル、オペランド及び第２
ベクトル、オペランドのそれぞれのベクトル、オペラン
ド、アドレスとベクトル要素間距離とから先行するベク
トル−エレメント・データのベクトル・オペランド・ア
ドレスを生成するベクトル、アドレス生成回路１４及び
２４と、第１ベクトル・オペランド及び第２ベクトル、
オペランドのそれぞれのベクトル・エレメント−データ
を蓄えておき、これを演算装置に供給するベクトル、エ
レメント・データ・バッファ１５及び２５とを含む。
第１図の主記憶装置ｉｏに第２図に示し丸ように、ベク
トル、オペ２ンド、アドレスｂからベクトル・エレメン
ト６データ： Ｂ、 Ｃ，Ｄ−−−−・が第１ベクトル
・オペランドとして格納されているものとし、この第１
ベクトルｅオペランドを、ベクトル・エレメント・バッ
ファにブロック転送を行なう場合の動作について説明す
る。
トル、オペ２ンド、アドレスｂからベクトル・エレメン
ト６データ： Ｂ、 Ｃ，Ｄ−−−−・が第１ベクトル
・オペランドとして格納されているものとし、この第１
ベクトルｅオペランドを、ベクトル・エレメント・バッ
ファにブロック転送を行なう場合の動作について説明す
る。
第１ベクトル・オペランドに対するブロック転送動作が
開始されると、セレクタ８１１を通して、ベクトル・オ
ペランド・アドレスｂがベクトル・オペランド・レジス
タ１１に、セレクタ８１３に通して、ベクトル・オペラ
ンド・アドレスｂの一部がアドレスチェック回路１３に
、またベクトル要素間距離がベクトル要素間距離レジス
タ１２にそれぞれ初期設定される。アドレスチェック回
路１３では初期設定されたベクトル・オペランド・アド
レスｂの一部がブロック転送によってオペランドへフェ
ッチされる一部ブロックの先頭アドレスに一致するかど
うかをチェックする。このチェックは例えばブロック転
送によってオペランド・フェッチされる一部ブロックの
長さが６４バイトである場合には、ベクトル・オペラン
ド・アドレスの下６ビツトが総て０でわれは、−尾ブロ
ックの先頭アドレスと一致したとし、総てＯでなければ
一致しないとして、判定することで行なわれる。第２図
に示し九ベクトルーオペランドーアドレスｂはブロック
転送によってオペランド・７エツチされる一部ブロック
４１の先頭アドレスと一致せずこれがアドレスチェック
回路１３で検出され、この結果は制御装置２０に伝えら
れる。制御装置２０はベクトル・アドレス生成回路１４
．主記憶装置１０及びベクトル・エレメント・データ・
バッフ７１５ｉ起動させ、主記憶装置１０上のベクトル
嗜オペランド・アドレスｂから始まるベクトル要素間距
離に相当する長さのデータｔフェッチし、これを該当す
るベクトル・エレメント・データ・バッファ１５に転送
し蓄えると同時に、次にフェッチされるべき主記憶装置
１０上のアドレスを生成するため、ベクトル０アドレス
生成回路１４によってベクトル１アドレス−オペランド
拳レジスタ１１の内容（この場合はｂ）にベクトル要素
間圧ｍ１ｔ−加′犀し、その結果（この場合はｂ′）を
セレクタ８１１を通してベクトル・オペランド・アドレ
スｅレジスタ１３に設定する。アドレスチェック回路１
３では新しく設定されたベクトルφオペランド・アドレ
スｂ′の一部がブロック転送によってオペランド。
開始されると、セレクタ８１１を通して、ベクトル・オ
ペランド・アドレスｂがベクトル・オペランド・レジス
タ１１に、セレクタ８１３に通して、ベクトル・オペラ
ンド・アドレスｂの一部がアドレスチェック回路１３に
、またベクトル要素間距離がベクトル要素間距離レジス
タ１２にそれぞれ初期設定される。アドレスチェック回
路１３では初期設定されたベクトル・オペランド・アド
レスｂの一部がブロック転送によってオペランドへフェ
ッチされる一部ブロックの先頭アドレスに一致するかど
うかをチェックする。このチェックは例えばブロック転
送によってオペランド・フェッチされる一部ブロックの
長さが６４バイトである場合には、ベクトル・オペラン
ド・アドレスの下６ビツトが総て０でわれは、−尾ブロ
ックの先頭アドレスと一致したとし、総てＯでなければ
一致しないとして、判定することで行なわれる。第２図
に示し九ベクトルーオペランドーアドレスｂはブロック
転送によってオペランド・７エツチされる一部ブロック
４１の先頭アドレスと一致せずこれがアドレスチェック
回路１３で検出され、この結果は制御装置２０に伝えら
れる。制御装置２０はベクトル・アドレス生成回路１４
．主記憶装置１０及びベクトル・エレメント・データ・
バッフ７１５ｉ起動させ、主記憶装置１０上のベクトル
嗜オペランド・アドレスｂから始まるベクトル要素間距
離に相当する長さのデータｔフェッチし、これを該当す
るベクトル・エレメント・データ・バッファ１５に転送
し蓄えると同時に、次にフェッチされるべき主記憶装置
１０上のアドレスを生成するため、ベクトル０アドレス
生成回路１４によってベクトル１アドレス−オペランド
拳レジスタ１１の内容（この場合はｂ）にベクトル要素
間圧ｍ１ｔ−加′犀し、その結果（この場合はｂ′）を
セレクタ８１１を通してベクトル・オペランド・アドレ
スｅレジスタ１３に設定する。アドレスチェック回路１
３では新しく設定されたベクトルφオペランド・アドレ
スｂ′の一部がブロック転送によってオペランド。
フェッチされる一部ブロックの先頭アドレスに一致する
かどうかチェックし、一致しない場合には、前記の動作
を繰返し、該当ベクトル・エレメント・データ（Ｂ）を
主記憶装置１０から順次にフェッチしてベクトル・エレ
メント・データ・バッファ１５らベクトル番エレメント
・データ・バッファ１５に転送するまで続けられ、この
転送終了時点でベクトル・アドレス生成回路１４で作成
されたベクトル・オペランド・アドレスの値はＣとなり
、一定ブロック４２の先頭アドレスと一致する。
かどうかチェックし、一致しない場合には、前記の動作
を繰返し、該当ベクトル・エレメント・データ（Ｂ）を
主記憶装置１０から順次にフェッチしてベクトル・エレ
メント・データ・バッファ１５らベクトル番エレメント
・データ・バッファ１５に転送するまで続けられ、この
転送終了時点でベクトル・アドレス生成回路１４で作成
されたベクトル・オペランド・アドレスの値はＣとなり
、一定ブロック４２の先頭アドレスと一致する。
アドレスチェック回路１３は新しく設定されたアドレス
Ｃの一部がブロック転送によってオペランド０７エツチ
される一部ブロックの先頭アドレスと一致することを検
出し、この結果を制御装置２０に伝える。制御装置２０
は、ベクトル・アドレス生成回路１４．主記憶装置１０
及びベクトル・エレメント・データ・バッファ１５を起
動させ主記憶装置１０上のベクトル・オペランド・アド
レスＣから始よる一部ブロック４２のベクトル・エレメ
ントデータＣｔ−ａて、フェッチし、これを該当するベ
クトル・エレメント・データ・バッファ１５にブロック
転送により転送し、蓄えておく。
Ｃの一部がブロック転送によってオペランド０７エツチ
される一部ブロックの先頭アドレスと一致することを検
出し、この結果を制御装置２０に伝える。制御装置２０
は、ベクトル・アドレス生成回路１４．主記憶装置１０
及びベクトル・エレメント・データ・バッファ１５を起
動させ主記憶装置１０上のベクトル・オペランド・アド
レスＣから始よる一部ブロック４２のベクトル・エレメ
ントデータＣｔ−ａて、フェッチし、これを該当するベ
クトル・エレメント・データ・バッファ１５にブロック
転送により転送し、蓄えておく。
この転送終了時点でベクトル・アドレス生成回路１４で
作成されたベクトル・オペランド・アドレスの値はｄと
な９、一定ブロック４３の先頭アドレスと一致するので
、前記Ｃの場合と同様にして一部ブロック４３のベクト
ル・エレメント・データＤはブロック転送により、ベク
トル・エレメント・データ・バッファに転送され蓄えら
れる。
作成されたベクトル・オペランド・アドレスの値はｄと
な９、一定ブロック４３の先頭アドレスと一致するので
、前記Ｃの場合と同様にして一部ブロック４３のベクト
ル・エレメント・データＤはブロック転送により、ベク
トル・エレメント・データ・バッファに転送され蓄えら
れる。
以上は第１ベクトル・オペランドについての動作につい
て説明したが第２ベクトル・オペランドについても第２
ベクトル噛オペランドに対して設けＭＬ７ｔそれぞれの
レジスタ２１．２２回路２３゜２４バツフア２５を使用
して、第１ベクトル・オペランドの場合と同様に行なわ
れる。このようにして、主記憶装置から転送され、ベク
トル・エレメント・データ・バッファに蓄えられた各ベ
クトル・エレメントデータは演算装置に順次高速に供給
され、ベクトル演算の実質的な性能向上が達成される。
て説明したが第２ベクトル・オペランドについても第２
ベクトル噛オペランドに対して設けＭＬ７ｔそれぞれの
レジスタ２１．２２回路２３゜２４バツフア２５を使用
して、第１ベクトル・オペランドの場合と同様に行なわ
れる。このようにして、主記憶装置から転送され、ベク
トル・エレメント・データ・バッファに蓄えられた各ベ
クトル・エレメントデータは演算装置に順次高速に供給
され、ベクトル演算の実質的な性能向上が達成される。
以上説明したように本発明は、ベクトル・オペランド−
アドレスがブロック転送機能によってオペランド・７エ
ツチされる一部ブロックの先頭のアドレスに一致してい
るか否かをチェックし、一致していない場合には、ベク
トル・オペランド藝アドレスとベクトル要素間距離とか
ら先行するベクトル・エレメント・データのアドレスを
作成し、ベクトル・エレメント・データの先行フェッチ
を行いブロック転送機能によってオペランド−７エツチ
される一部ブロックの先頭アドレスに一致した時点で始
めて、ブロック転送機能金柑いて一部ブロックのベクト
ル・エレメント・データを先行フェア記憶装置へブロッ
ク転送される一部ブロック中の不用領域を転送及び格納
するための無駄な時間を削減できる効果がある。また、
バッファ記憶装置の使用効率の低下を回避できる効果も
ある。
アドレスがブロック転送機能によってオペランド・７エ
ツチされる一部ブロックの先頭のアドレスに一致してい
るか否かをチェックし、一致していない場合には、ベク
トル・オペランド藝アドレスとベクトル要素間距離とか
ら先行するベクトル・エレメント・データのアドレスを
作成し、ベクトル・エレメント・データの先行フェッチ
を行いブロック転送機能によってオペランド−７エツチ
される一部ブロックの先頭アドレスに一致した時点で始
めて、ブロック転送機能金柑いて一部ブロックのベクト
ル・エレメント・データを先行フェア記憶装置へブロッ
ク転送される一部ブロック中の不用領域を転送及び格納
するための無駄な時間を削減できる効果がある。また、
バッファ記憶装置の使用効率の低下を回避できる効果も
ある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、主記憶装置に格納されたベクトル番エレメント・デ
ータを示す図でめる。ｌｏ・曲・主記憶装置、 １１．
２１−・−・・ベクトル・オペランド・アトＡレジスタ
、１２．２２・・・・・・ベクトル要素間距離レジスタ
、１３，２３・・・・・・アドレス チェック回路、１
４゜２４・・・・・・ベクトル・アドレス生成回路、１
５．２５・・・・・・ベクトル・エレメント・データ・
バッファ ２ｏ・・曲制御装置、３０・・・・・・演算
装置。 芽 １０ 手続補正書（自発） １、事件の表示 昭和６０年 特許 願第６４５３
３号２、発明（７）名称 ベクトル・データ処理装
置３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 電話東京（０３）、４５６−３１１１（大代表）５、補
正の対象 （１） 明細書の特許請求の範囲の欄】 明細書の発
明の名称の欄 ） 明細書の発明の詳細な説明の欄 ６、補正の自答 （１）別紙のとおシ （２） 明細書の発明の名称の橢および（３）明細書
の発明の詳細な説明の欄を下記のように訂正します。 記 １、第１頁第２行目の記載「Ｆ！Ａ称」ｆ：「名称」と
訂正します。 ２ 第５頁第１３行目の記載「ベクトル」を複数の二り
トル・オペランドのそれぞれのベクトル」とゴ正します
。 ０、同頁第１６行目の記載「複数」ヲ「前記複数」二訂
正します。 同頁第１８行目の記載「レジスタと」を「レジスタと前
記複数のベクトル・オペランドのそれぞれの」と訂正し
ます。 五 同頁第１９行目の記載「それぞれの」を削除します
。 ６、第８頁第１行目の記載「ベクトル要素間距離」を「
ベクトル・エレメント・データ間のアドレス差分を示す
ベクトル要素間距離」と訂正します。 ２ 同頁第１１行目の記載「エレメントデータ」を「エ
レメントのデータ」と訂正します。 ＆ 第９頁第２行目の記載「オペランド」ｔ−「オペラ
ンドのベクトル・エレメント・データ」と訂正します。 ９、同頁第５および６行目の記載「ブロック転送」會［
オペ２ンド・７エツチ」と訂正します。 １０、第１０頁第１１および１２行目の記載［から始ま
るベクトル要素間距離に相当する長さのデータ」を［に
対応するベクトル・エレメント・データ］と訂正します
。 １１、同頁第１７行目の記載「アドレス・オペランド」
を「オペランド・アドレス」と訂正します。 １２、第１２頁第１６行目の記載「バッファ」ｔ−［バ
ッファ１５」と訂正します。 ／′−＼。 、” −、’ｌ。 代理人 弁理士 内 原 □晋 ２別紙 ２、特許請求の範囲 複数のベクトル・オペランドのそれぞれのベクトル−エ
レメント・データを主記憶装置よシ順次読出して、共通
な演算処Ｊｌを実行するデータ処理装置において、前記
主記憶装置上に格納されている前記複数のベクトル・オ
ペランドのそれぞれのベクトル・オペランド・アドレス
を保持するベクトル・オペランド・アドレス・レジスタ
と前記複数のベクトル・オペランドのそれぞれの前記ベ
クトル・エレメント・データ皿のアドレス差分を示すベ
クトル要素量販ｍを保持するベクトル要素間距離レジス
タと、前記それぞれのベクトル・オペランド・アドレス
が、ブロック転送機能によってオペランド・フェッチさ
れる一部ブロックの先頭のアドレスに一致しているか否
かをチェックするアドレス・チェック回路とを含み、前
記ベクトル・オペランド・アドレスが前記ブロック転送
機能によってオペランド・７エツチされる一部ブロック
の先頭のアドレスに一致していない場合には、前記主記
憶装置よシ前記オペ２ンド・アドレスに該当するベクト
ル・エレメント・データ管フェッチし、これを所定のベ
クトル・エレメント・データＯバッファに蓄えておき、
同時に前記ベクトル・オペランド・アドレスとベクトル
要素間距離とから先行するベクトル・オペ２ンド・アド
レスを作成し、この作成されたベクトル・オペランド・
アドレスについて、前記ブロック転送機能によってオペ
ランド・フェッチされる一部ブロックの先頭のアドレス
に一致しているか否かのチェックを行ない、一致してい
ない場合は前記の動作を繰返して該当ベクトル−エレメ
ント・データを主記憶装置から順次に７エツチし、ベク
トル・エレメント・データ・バッファニ順次に転送して
蓄えておき、一致した時点で始めて、ブロック転送機能
を用いて、以後のベクトル・エレメント・データを主記
憶装置からベクトル・エレメント・データ拳バッファニ
ブロック転送して蓄えておき、該当ベクトル・エレメン
ト・データを該当ベクトルのエレメント・データ番バッ
ファから演算装置に供給することを特徴とするベクトル
・データ処理装置。
は、主記憶装置に格納されたベクトル番エレメント・デ
ータを示す図でめる。ｌｏ・曲・主記憶装置、 １１．
２１−・−・・ベクトル・オペランド・アトＡレジスタ
、１２．２２・・・・・・ベクトル要素間距離レジスタ
、１３，２３・・・・・・アドレス チェック回路、１
４゜２４・・・・・・ベクトル・アドレス生成回路、１
５．２５・・・・・・ベクトル・エレメント・データ・
バッファ ２ｏ・・曲制御装置、３０・・・・・・演算
装置。 芽 １０ 手続補正書（自発） １、事件の表示 昭和６０年 特許 願第６４５３
３号２、発明（７）名称 ベクトル・データ処理装
置３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 電話東京（０３）、４５６−３１１１（大代表）５、補
正の対象 （１） 明細書の特許請求の範囲の欄】 明細書の発
明の名称の欄 ） 明細書の発明の詳細な説明の欄 ６、補正の自答 （１）別紙のとおシ （２） 明細書の発明の名称の橢および（３）明細書
の発明の詳細な説明の欄を下記のように訂正します。 記 １、第１頁第２行目の記載「Ｆ！Ａ称」ｆ：「名称」と
訂正します。 ２ 第５頁第１３行目の記載「ベクトル」を複数の二り
トル・オペランドのそれぞれのベクトル」とゴ正します
。 ０、同頁第１６行目の記載「複数」ヲ「前記複数」二訂
正します。 同頁第１８行目の記載「レジスタと」を「レジスタと前
記複数のベクトル・オペランドのそれぞれの」と訂正し
ます。 五 同頁第１９行目の記載「それぞれの」を削除します
。 ６、第８頁第１行目の記載「ベクトル要素間距離」を「
ベクトル・エレメント・データ間のアドレス差分を示す
ベクトル要素間距離」と訂正します。 ２ 同頁第１１行目の記載「エレメントデータ」を「エ
レメントのデータ」と訂正します。 ＆ 第９頁第２行目の記載「オペランド」ｔ−「オペラ
ンドのベクトル・エレメント・データ」と訂正します。 ９、同頁第５および６行目の記載「ブロック転送」會［
オペ２ンド・７エツチ」と訂正します。 １０、第１０頁第１１および１２行目の記載［から始ま
るベクトル要素間距離に相当する長さのデータ」を［に
対応するベクトル・エレメント・データ］と訂正します
。 １１、同頁第１７行目の記載「アドレス・オペランド」
を「オペランド・アドレス」と訂正します。 １２、第１２頁第１６行目の記載「バッファ」ｔ−［バ
ッファ１５」と訂正します。 ／′−＼。 、” −、’ｌ。 代理人 弁理士 内 原 □晋 ２別紙 ２、特許請求の範囲 複数のベクトル・オペランドのそれぞれのベクトル−エ
レメント・データを主記憶装置よシ順次読出して、共通
な演算処Ｊｌを実行するデータ処理装置において、前記
主記憶装置上に格納されている前記複数のベクトル・オ
ペランドのそれぞれのベクトル・オペランド・アドレス
を保持するベクトル・オペランド・アドレス・レジスタ
と前記複数のベクトル・オペランドのそれぞれの前記ベ
クトル・エレメント・データ皿のアドレス差分を示すベ
クトル要素量販ｍを保持するベクトル要素間距離レジス
タと、前記それぞれのベクトル・オペランド・アドレス
が、ブロック転送機能によってオペランド・フェッチさ
れる一部ブロックの先頭のアドレスに一致しているか否
かをチェックするアドレス・チェック回路とを含み、前
記ベクトル・オペランド・アドレスが前記ブロック転送
機能によってオペランド・７エツチされる一部ブロック
の先頭のアドレスに一致していない場合には、前記主記
憶装置よシ前記オペ２ンド・アドレスに該当するベクト
ル・エレメント・データ管フェッチし、これを所定のベ
クトル・エレメント・データＯバッファに蓄えておき、
同時に前記ベクトル・オペランド・アドレスとベクトル
要素間距離とから先行するベクトル・オペ２ンド・アド
レスを作成し、この作成されたベクトル・オペランド・
アドレスについて、前記ブロック転送機能によってオペ
ランド・フェッチされる一部ブロックの先頭のアドレス
に一致しているか否かのチェックを行ない、一致してい
ない場合は前記の動作を繰返して該当ベクトル−エレメ
ント・データを主記憶装置から順次に７エツチし、ベク
トル・エレメント・データ・バッファニ順次に転送して
蓄えておき、一致した時点で始めて、ブロック転送機能
を用いて、以後のベクトル・エレメント・データを主記
憶装置からベクトル・エレメント・データ拳バッファニ
ブロック転送して蓄えておき、該当ベクトル・エレメン
ト・データを該当ベクトルのエレメント・データ番バッ
ファから演算装置に供給することを特徴とするベクトル
・データ処理装置。
Claims (1)
- ベクトル・エレメント・データを主記憶装置より順次読
出して、共通な演算処理を実行するデータ処理装置にお
いて、前記主記憶装置上に格納されている複数のベクト
ル・オペランドのそれぞれのベクトル・オペランド・ア
ドレスを保持するベクトル・オペランド・アドレス・レ
ジスタと前記ベクトル・エレメント・データ間のそれぞ
れのアドレス差分を示すベクトル要素間距離を保持する
ベクトル要素間距離レジスタと、前記それぞれのベクト
ル・オペランド・アドレスが、ブロック転送機能によつ
てオペランド・フェッチされる一定ブロックの先頭のア
ドレスに一致しているか否かをチェックするアドレスチ
ェック回路とを含み、前記ベクトル・オペランド・アド
レスが前記ブロック転送機能によつてオペランド・フェ
ッチされる一定ブロックの先頭のアドレスに一致してい
ない場合には、前記主記憶装置より前記オペランド・ア
ドレスに該当するベクトル・エレメント・データをフェ
ッチし、これを所定のベクトル・エレメント・データ・
バッファに蓄えておき、同時に前記ベクトル・オペラン
ド・アドレスとベクトル要素間距離とから先行するベク
トル・オペランド・アドレスを作成し、この作成された
ベクトル・オペランド・アドレスについて、前記ブロッ
ク転送機能によつてオペランド・フェッチされる一定ブ
ロックの先頭のアドレスに一致しているか否かのチェッ
クを行ない、一致していない場合は前記の動作を繰返し
て該当ベクトル・エレメント・データを主記憶装置から
順次にフェッチし、ベクトル・エレメント・データ・バ
ッファに順次に転送して蓄えておき一致した時点で始め
て、ブロック転送機能を用いて、以後のベクトル・エレ
メント・データを主記憶装置からベクトル・エレメント
・データ・バッファにブロック転送して蓄えておき、該
当ベクトル・エレメント・データを該当ベクトル・エレ
メント・データ・バッファから演算装置に供給すること
を特徴とするベクトル・データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064533A JPS61221965A (ja) | 1985-03-28 | 1985-03-28 | ベクトル・デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064533A JPS61221965A (ja) | 1985-03-28 | 1985-03-28 | ベクトル・デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221965A true JPS61221965A (ja) | 1986-10-02 |
Family
ID=13260954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064533A Pending JPS61221965A (ja) | 1985-03-28 | 1985-03-28 | ベクトル・デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6479843A (en) * | 1987-09-22 | 1989-03-24 | Nec Corp | Information processor |
| JPH05210621A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 情報処理装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166551A (en) * | 1980-05-26 | 1981-12-21 | Toshiba Corp | Operation control |
| JPS5720831A (en) * | 1980-07-11 | 1982-02-03 | Fujitsu Ltd | Local burst transfer controlling system |
| JPS5856164A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | デ−タ処理装置 |
| JPS59214977A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | デ−タ処理装置 |
-
1985
- 1985-03-28 JP JP60064533A patent/JPS61221965A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166551A (en) * | 1980-05-26 | 1981-12-21 | Toshiba Corp | Operation control |
| JPS5720831A (en) * | 1980-07-11 | 1982-02-03 | Fujitsu Ltd | Local burst transfer controlling system |
| JPS5856164A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | デ−タ処理装置 |
| JPS59214977A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | デ−タ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6479843A (en) * | 1987-09-22 | 1989-03-24 | Nec Corp | Information processor |
| JPH05210621A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7127588B2 (en) | Apparatus and method for an improved performance VLIW processor | |
| JP2776132B2 (ja) | オペランド内の情報のスタティックおよびダイナミック・マスキングを兼ね備えるデータ処理システム | |
| KR100956970B1 (ko) | 프로세서에서의 마스킹된 저장 동작들을 위한 시스템 및방법 | |
| EP0240032A2 (en) | Vector processor with vector data compression/expansion capability | |
| KR970011208B1 (ko) | 파이프라인된 기록버퍼 레지스터 | |
| JPH0463430B2 (ja) | ||
| JP2531648B2 (ja) | メモリ装置 | |
| US5251321A (en) | Binary to binary coded decimal and binary coded decimal to binary conversion in a VLSI central processing unit | |
| KR970003321B1 (ko) | 코프로세서 지정 시스템 | |
| JP2806171B2 (ja) | データ演算装置 | |
| JPH0479026B2 (ja) | ||
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| JP2617974B2 (ja) | データ処理装置 | |
| US3248698A (en) | Computer wrap error circuit | |
| TW325552B (en) | Data processing condition code flags | |
| JPS61221965A (ja) | ベクトル・デ−タ処理装置 | |
| CN110058884B (zh) | 用于计算型存储指令集运算的优化方法、系统及存储介质 | |
| JPH06295243A (ja) | データ処理装置 | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JPS615357A (ja) | デ−タ処理装置 | |
| JP3278441B2 (ja) | ベクトル処理装置 | |
| JPS61221964A (ja) | ベクトル．デ−タ処理装置 | |
| JPH0778723B2 (ja) | 情報処理装置 | |
| JPH0632051B2 (ja) | 情報処理装置 | |
| JPH05165875A (ja) | ベクトル演算処理装置 |