JPS61222345A - 優先順位付きの通信システムおよび通信方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は複数個のプロセッサを通信可能にするローカル
エリアネットワーク（ＬＡＮ）に関するものであり、特
に通信システムが１本の共用線路で接続されていて、衝
突問題が最高の優先度を有するプロセッサに有利になる
ように解決されるようになっている通信システムに関す
るものである。

（従来の技術） 各種の端末間の通信を可能にするために、各種のローカ
ルエリアネットワークが設計されてきた。

端末はすべての大きさのコンピュータ、ワークステーシ
ョン、ファイルサーバ、ワードプロセッサを含む。また
ネットワークの大きさも可変である。

典型的に１本の線路で一建物内の端末間通信は可能であ
り、通信リンクが都市間の線路を接続することができる
。

周知のローカルエリアネットワークとして、端末間を１
本の共用線路で接続するイーサネットシステムがある。

衝突が検出されると、両端末は任意の時間引込んで再び
試みる。すべての端末が等しい優先権を有する。

イーサネットシステムは分散処理を行なう大きなハード
ウェアシステム内で、プロセッサ間の通信を可能にする
ように構築することができる。例えば５個以上のプロセ
ッサを有し、各プロセッサが異なる機能を有するような
大きな複写機又は複製機を例としてあげることができる
。この例と通常のローカルエリアネットワークとの違い
は、ハードウェアを制御する通信システムが実時間で動
作できなけれ−ばならないということである。もし各端
末が中央のり０ツク装置と結線されていて、かつもしす
べてのメツセージが衝突とかかわりなく要求される前に
目的地に着くほど充分通信帯域が広いということが統計
的な確率で起こるならば、そのシステムは実時間動作に
適するといえよう。

このシステムは大きな高速複ＩＩＩのような大きなハー
ドウェア端末に適しているが、タイプライタのような小
さな端末には適さない。というのはその複雑さやコスト
を吸収することができないからである。

しかし、小さなシステムも分散処理になっているから、
これらのプロセッサは通信しなければならない。したが
って、低コストの実時間の共用線路通信ネットワークが
必要である。

（発明の要約） ここで開示する共用線路通信ネットワークは１台の電子
タイプライタの中に４個のモジュール又はプロセッサを
１本の通信線路で接続しているが、各モジュールに結線
されているシステムクロック装置はない。こうすること
により結線を付加するためのコストを節約し、また無線
周波数ノイズが放射される問題も軽減している。

更に、衝突が起きた場合には、大抵の場合優先度の高い
方のモジュールが送信を続け、優先度の低い方のモジュ
ールは再び線路が空くまで引込んでいる。

この方法の利点は再送信することが少なくなるので、所
定のデータ量を所定の帯域で通信することができること
である。

優先権のアルゴリズムは簡単に実行でき、次のようにす
ればよい。仮定１）４台のプロセッサを持つシステムで
あり、各プロセッサの二進コードをｖｌｏｏｏ“、”１
００“、’１１０“。

’１１１”とする。２）２台の端末が同時に送信開始す
る。３）最初に送信される語は二進の端末明示番号であ
る。４）共有線路はコレクタオア回路で駆動されるので
、いずれかの送信器がロー出力を発すると線路全体がロ
ーになる。５）ロー信号は「０」ビットと定義する。６
）各端末は送信した信号と共用線路上の信号とを比較す
ることにより、衝突を検出する。ここで、もし端末”　
ｏ　ｏ　ｏ　”と′１００“が送信開始したならば、端
末”１００　”は衝突したと判断して（端末６１００“
は１００“を送って０００“を受信する）、引込む。他
方端末”　ｏ　ｏ　ｏ　”は衝突していないと判断して
（端末’　ｏ　ｏ　ｏ　″はｏｏｏ“を送って’　ｏ　
ｏ　ｏ　”を受信する）、送信し続ける。このようにし
てシステムは実時間で動作することができ、優先度の高
い方の端末が自分の全メツセージを先に送る。

このことはすべての端末の優先権が等しい従来の典型的
なしＡＮとは異なる。従来技術では、−建物内で多くの
端末を付加したり削除したりするときに、アドレスを割
当てるという余分な問題が生じないように、等しい優先
権が必要であった。

またそのようなシステムでは、実時間の作業は必要でな
かったから、等しい優先権及び衝突による遅れも許容で
きたのである。

本発明における優先権システムの問題点は衝突する送信
が同時に開始されなければならないことである。非同期
式のステーション指示ビットでは優先権の機構が適正に
働らくことができず、すべてのモジュールが衝突を検出
する結果どのモジュールも線路を獲得しないことになろ
う。クロック線がすべてのプロセッサに接続されている
ようなシステムを仮定すれば、もつと容易に同期させる
ことができよう。本発明では、各モジュールが共用線路
を監視して、最後の送信が終ってからあらかじめ定めら
れた時間だけ次の送信を遅らせることによって、クロッ
ク線がなくても同じ結果が得られる。このようにして、
すべての競合する送信が同時に開始される。大きなシス
テムでは、離れたモジュール間を共用線路を介してメツ
セージを送信される時間により遅延が起きることも考慮
しなければならないが、タイプライタのような小さな端
末では、送信時間は無視してよい。

したがって本発明は分散処理を行なう小さなハードウェ
アシステムに、低コストの実時間の共用線路通信を提供
するものである。

（実施例） 本発明の実施例として説明するタイプライタの概略構成
を第１Ａ図と第１Ｂ図に示す。主なモジュールはプリン
タ、キーボード、テキストプロセッサおよび通信機の４
個であり、各々はプロセッサにより制御され、各プロセ
ッサは８０５１通信コントローラ１１を介して共用線路
１０に接続されている。

コントローラ１１から発する信号はライントライバ１２
を介して共用線路１０に供給される。各ドライバ１２は
オーブンコレクタ形式になっており、プルアップ抵抗器
１３が付いている。

このようにコネクタがオア回路を形成しているので、い
ずれかのドライバ１２がローレベルの送信を行うと、す
べてのレシーバゲート１４に感知される。コントローラ
の送信データビンＴＸＤのデータと受信データピンＲＸ
Ｄのデータとが等しくないとき衝突と定義される。　　
　　゛受信されたパルスはすべて論理ブロック１５に入
力される。論理ブロック１５は基本的にカウンタであっ
て、パルスを受信する度にゼロにリセットされる。送信
終了時に４個の論理ブロック１５がすべてクロックパル
スのカウントを開始する。

クロックパルスは各モジュール毎に自分の中でつくられ
る。あらかじめ定めた値までカウントすると、各コント
ローラ１１のＩＮＴＯ線に出力を送り、次の送信を可能
にする。第２Ａ図から第２Ｊ図にこの回路の詳細を示す
。８０８８プロセツサ２ｏは（第２８図）　は２０１６
）ＩモＩＪ装！！２１（８ビツト構成２Ｋ）（第２Ｆ図
）を〇−力シル記憶ための通信コントローラ３２（第２
Ｈ図）と共有している。アドレス線はメモリ装置２１側
ではＡＯＢからＡ１０Ｂと符号を付してあり（第２Ｆ図
）、プロセッサ２０側ではＡＤＯからＡＤ７およびＡ８
からＡＩＯと符号を付しである（第２Ｂ図）。ラッチ２
２（第２Ｄ図、第２Ｅ図）はプロセッサ２０から出力さ
れるアドレス情報を保持し、バッファ２３（第２Ｅ図）
はデータの方向と流れを制御する。プロセッサ用のクロ
ックは８２８４りＯツク発生器２４によりつくられる（
第２Ａ図）。

優先論理はゲート２５−３０により制御される（第２Ｊ
図）。コントローラ３２のピンＴＸＤから送信されたデ
ータはオープンコレクタの非反転ライントライバオアゲ
ート２５に入力される。ゲート２５はＭＣ３４４６Ａ又
は同等品である。ゲート２５の出力は共用線路１０に接
続されている。

５０Ωのプルアップ抵抗器３１が＋５ボルトに接続され
ている。この送信信号はオアゲート２６を経由してコン
トローラ３２の受信ビンＲＸＤに戻される。ＴＸＤビン
とＲＸＤビンのデータが等しくないとき衝突と定義され
る。

このシステムでは、いったんプロセッサが共用線路を確
保すると、その送信を終了する迄情報を送信し続ける。

この間、すべての他のプロセッサは持っている。送信が
終了すると、送信を持っているすべての他のプロセッサ
は、最後の送信パルス後あらかじめ定められた時間だけ
持ってから自分の送信を開始する。この遅延時間はし５
３９３カウンタ３０により決められる。ＡＬＥ線を介し
てりＯツクパルスがカウンタ３０に入力される。

第１段は出力ビンＱＡ８でオーバーフローする。

このオーバフローパルスは第２段のクロックパルスとし
て使われる。ＱＢ８に出力される最終オーバフローパル
スが遅延パルスとして使用される。

このパルスはインバータ２８を経由してコント〇−５３
２の送信開始を可能ならしめると共に、ゲート２７を経
由して次のパルスが入力されないようにする。次にいず
れかの送信機から線路に信号が送られると、それはゲー
ト２９を経由してカウンタ３０内の２組のカウンタを共
にクリアしてゼロにリセットする。それから送信終了時
に、再びカウントし、あらかじめ定められた時間だけ次
の送信を遅らす。このシステムで採用されている実際の
遅延時間は６４マイクロ秒である。前述の如く、すべて
のステーションが同時に送信開始できるように、この遅
延時間は正確でなければならない。この目的のために水
晶で制御される８０５１装置が適している。

遅延機構を組込んだことがこのシステムと従来技術との
大きな違いである。他のすべての共有線路の衝突回避シ
ステムでは、２台のステーションが同時に送信開始する
ことを少なくするためにランダム遅延を用いている。こ
のシステムでは、いくつかのステーションが同時に開始
しなければならない。このことによってプロセッサ間の
優先権割当てが可能になり、関係するプロセッサの数が
少ないから実行可能なのである。

システム設計者は２台以上のプロセッサに同じ優先順位
を与えてもよい。例えば、もし２台のプロセッサ”１０
１“と’１１０’とが指定されていて、衝突が決定され
る前にすべての指定が受信されたならば、両プロセッサ
は衝突を感知して引き下がるだろう。このことは２台の
プロセッサ間の優先順位が他の因子の関数である場合に
有用である。この場合には、各プロセッサ内部のソフト
ウェアが一時的な優先順位を決めることができる。

すなわち優先順位の低いプロセッサの方がもう一度送信
を試みる前にソフトウェア制御により長い時間持つこと
になる。

タイプライタのケースの外にディスクドライブや、増設
メモリ等を付加することにより、タイプライタを高級に
する場合には、共用線路を延長してそれらに接続しても
よい。この場合もまた１本の線を加えるだけでコストと
無線周波数の放射を最小に抑えることができる。

負型的な送信開始時には、まずプロセッサ２０がメモリ
２１にデータをＯ−ドし、次いでデータが送信可能であ
ることをコントローラ３２に知らせる。それからコント
ローラ３２はバッファ２３を経由してｌ１ｌＡＤＯ−７
に出力される８ビット並列のデータにアクセスして、そ
れをＴＸＤＩｉｌから直列に送信する。同様に受信され
る直列データはコントローラ３２のＲＸＤＩｉに受信さ
れて、８ビット並列のデータに変換されて記憶される。

この後はソフトウェアとプロトコルについて詳細に説明
するので、ここで術語の定義をしておく。

フレームは特定の長さをもつ１個の直列の送信信号であ
る。すべてのフレームは１１ビツトから成る。内訳は１
スタートビツト、１ストツプビツト、８データビツト、
セットされるとすべての装置に割込むのに用いられる１
ビツトである。このビットは送信ビット８と呼ばれる。

ＷＡｌｉ！アドレスフレームは送信されるときにあらか
じめ定められたデータ型式になる特定の数である。特定
の装置に割当てられたアドレスが、その装置が線路を確
保する優先順位又は困難の度合いを決めることになる。

出所／行先フレーム（ＳＲＣ／ＤＥＳフレーム）は送信
時に送られる第２バイトであって、データがどこから来
てどこへ行くべきかを定義している。

このフレームは送信ビット８をセットしてから、ＳＲＣ
／ＤＥＳフレーム信号を送る。もしすべての装置が自動
的な復帰のために自分の８Ｍ２ビツトをセットしていれ
ば、送信ビット８がセットされるとすべての装置に割込
みをかけることになろう。

線路／リンクはすべての装置が通信するのに使用してい
る１本の線のことである。

パケットは次々と送られるいくつかのフレームであって
、フレーム圏の期間が２フレームの期間より短く、最短
１１間で送られる。

パケットは装置アドレスフレーム、出所／行先フレーム
、数が無制限のデータ又は使用者により定義される指令
フレーム、およびチェックサムを含む１個又は２個の終
了フレームの順に構成される。プログラミング規則を以
下に示す。

■、基本的規則 １、通信速度　３７５キロビット／秒 ２．１１ビツトフレーム ・スタートビット　　　ト データ　　　　　　　８ ・８番目のビット　　　ト ストップビット　　　１ 転送速度は以下のようになる。

３７５ｘｌ　０２４／１１−３４キロバイト／秒又は２
．６マイクロ秒／ビット 又は２８．６マイクロ秒／フレーム ３、パケット フィールド　フレーム　　　　説　　　明１　　　　０
　　　装置アドレス。線路を競争するために送信者が 使用する。このフレーム はメツセージの一部では ない。

２　　　．１　　出所／行先。これは８番目のビットが
１にセット されたときに送られる唯 一のフレームであり、線 路から聴取中のすべての 参加者が中断されること になる。

３　　　　２　　フィールド４と５の長さ。

値は１−２５５−０　（ロー２５６） ４　　　　３　　指令 ５　　　４−２５８　　　データ（データがあれば）６
　　　最　後　　フィールド２から５までのチェックサ
ム。フィー ルド２から６までの合計 がゼロとなるようにチェ ツクサムをつくる。この フィールドはメツセージ の一部ではない。これは 送信している間中計算さ れる。

４、直列データリンクのノットビジィ割込みがあり、通
常誰かが線路に入ってくるまで中断されている。いった
ん・フレームが線路に送られてくると、ビジィになって
、線路上の最後のゼロビットの次の２フレ一ム時間とシ
イのままになっている。

５、線路の１！得 ・ノットビジィ割込みを可能にする、そして割込まれた
ときには、 ・受信可能にする（線路からの聴取に対して）・自分の
装置アドレス（優先順位が付けられている）を線路に送
り出す。

・読み返して、今送ったばかりの装置アドレスと比較す
る。

・それらが一致すれば、線路は獲得された。

・さもなくば、優先順位の高い他のモジュールが線路を
使用しているに違いない。線路からの聴取モードに戻る
。

６、　いったん線路を獲得したら、最初に受信不可能状
態にして自分のメツセージを送信開始しなければならな
い。必ずフレームとフレームの間の空き時間は２フレ一
ム分にすること。

７、　いったんパケットがスタートすると、受信側には
スロットルがないから、送信機は受信機が受信できない
くらい速くフレームを送つてはならない。

■、ブ０グラミング上の重要事項 １、電源オン／リセット初期化 ・通信速度を３７５　ｋｂｓに設定する。

・直列ボートをモード２に設定する。

・多重プロセッサの通信機能を動作可能にする。

・直列受信を可能にする。

・データリンクにノットビジィ割込みをかけられなくす
る。

例 ＮＯＶ　　ＰＣＯＮ４８０ｔｌ　　　　　：　３７５ｋ
ｂｓＨＯＶＳＣＯＩ４ｊＯＢＯＨ：モート２，３８２．
ＲＥＮＣＬＲＥＸＯ：　ＩＮＴＯＬｔ　／　’／トビシ
イ割込みである。

以上設定は「線路からの聴取」モードである。

誰かがＳＲＣ／ＤＥＳフレームを送った場合のみ（この
ときは８番目のビットが１にセットされている）直列割
込みを得るだろう。

２、１１回路を獲得してパケットを送信する。

５ＥＴＢ　　　ＥＸＯ：ノットビジイ割込みを可能にす
る。

そして、 ＮＯＴ　ＢＵＳＹ　ｌｌ４ＴＥＲＲＵＰＴＣＬＲ８８２
：　ＭＹ　ＤＥＶＩＣＥ　ＡＤＤＲＥＳＳを読み返す必
要あり ＪＢ　ＨＢＵＳＹ、　ＩＮＴ　ＮＢ（ｊｓＹ　；　コｆ
）検査によりスキューを最小にする。

５ＥＴＢ　ＳＨ２：線路は既にビジィである。

ＲＥＴＩ　　　　　　　　：出て行く。

ＩＮＴ　Ｎ６ＢＵＳＹ ＨＯＶ　５ＢＵＦ、ＳＨＹ　ＤＥＶＩＣＥ　ＡＤＤＲＥ
ＳＳ　：線路獲得を競争する。

ＪＩＢ　ＨＢｔｌＳＹ、＄　　　　　：再び割込まれな
いように待つ ＲＥＴＩ ＴＩ−１、数マイクロ秒後Ｒ１−１にして直列割込みを
受けなければならない。この体系では、このときがＴＩ
とＲ１を共に１にセットする唯一の機会である。

それから次のことを行わなければならない。

ＨＯＶ　Ａ、５ＢＵＦ　　　　：　読ミ返すＣＪＮＥ　
ＡｊＨＹ　ＤＥＶＩＣＥ　ＡＤＤＲＥＳＳ、Ｎｏ　ＬＩ
ＮＥ線路を保持中のとき、ここで線路を離す、次に ＣＬＲＥＸＯ：ノットビジイ割込みの 必要なし ＣＬＲＲＥＨ：受信なしを送信中 ５ＥＴＢ　　　ＴＩ８　　　　　：８番目のビットをセ
ットして皆を起こす ＨＯＶ　Ａ、ＳＲＣ／ＤＥＳ　　　：出所／行先を得る
。

装置アドレスとＳＲＣ／ＤＥＳフレームとを送出する間
に約２フレームの時間遅れ（５７マイクロ秒）がなけれ
ばならない。これは「衝突」により起こる問題を避ける
ためである（後述する）。

ＮＯＶ　　　５ＢＵＦ　　　　：　ソレヲ送８ＥＴＩ ＳＲＣ／ＤＥＳが送出された後、送信割込みを受けるで
あろう。

必ず８番目のビットをクリアすること。

ＣＬＲＴＩ８ ここで自分の次のバイトを送ることができ、すべてを送
り終るまでくり返す。それから５ＥＴ８　　３８２　：
線路から聴取する。

５ＥＴＢ　　　ＲＥＮ　：受信可能にする。

線路を獲得するのに失敗したら次のことを行なう必要が
ある。

ＮＯＬＩＮＥ： ５ＥＴＢ　　８８２　：その結果、線路から聴取するこ
とになる。ＥＸＯは依然として有効であることに注意す
ること。線路が空いた時、後で自分が獲得する機会が得
られるであろう。

３、受信 誰かがＳＲＣ／ＤＥＳフレームを送ったとき（８番目の
ビットがセットされている）、ＲＢ８−１が得られる。

行先があなたになっていれば、検査する必要はない。も
しそうならば次のことを行なう必要がある。

ＣＬＲ３８２：そこであなたは次のバ イト受信時に割込みを受 けるであろう。

受信を終了したときに ５ＥＴＢ　　　ＳＨ２：そこであなたは再び線路から聴
取することにな る。

もし行先があなた向けでなければ、あなたは何もしなく
てよい。

４＠突 線路がビジィでないときに２台以上の＠置が自分のアド
レスを送出して線路を争う場合、衝突が起きる。すべて
の装置が同時に送信同始することは予期できない。した
がって、常にある程度のフレームのスキューがある。

ＮＯＴ　　ＢＵＳＹ　　ＩＮＴＥＲＲＵＴ中にｒＮＢＵ
ｓＹＪピンを検査するとスキューを約２ビツトの時間に
少なくすることができる。

これは我々がとり得る最良の方法である。このスキュー
量では、フレームの８番目のビットが隠れているためス
タートビット誤りを冒す可能性があり、もしＳＲＣ／Ｄ
ＥＳフレームが直ぐ続くと問題が大きくなる。衝突によ
り起こる問題を避けるために、次のことを行なう必要が
ある。

・　ＮＯＴ　　ＢＵＳＹ　　ＩＮＴＥＲＲＵＴの期間中
、装置アドレスを送出する前に線路が空いていることを
確かめる。

・　装置アドレスとＳ　ＲＣ／Ｄ　Ｅ　Ｓフレーム間に
は約２フレーム時間（５７マイクロ秒）の遅延があるこ
とを確かめる。

・　装置アドレスとしてＦＦ（１６進）の使用を避ける
。

以上特定の実施例を参照しながら本発明を説明したが、
当業者は本発明の範囲内で各種の変形や代替をなし得る
であろう。更に本発明の本質的な教えの範囲内で多くの
修正もなし得るであろう。

【図面の簡単な説明】

第１Ａ図および第１Ｂ図は全体のタイプライタシステム
の７０ツク図である。第２Ａ図、第２Ｂ０セツサと共用
線路間のインタフェイスの詳細な回路図である。

Claims (2)

【特許請求の範囲】
1. （１）共用線路を有し、２台以上のモジュール間でデー
   タを送受する通信システムであつて、該データはモジュ
   ールの優先順位をも表わすモジュール照合番号から始ま
   るようになつており、各モジュールは送信器と受信器と
   を有しており、各モジュール内には優先順位の高いモジ
   ュールの方に線路の制御権を与えるような装置が含まれ
   ており、該装置は、 競合する送信器が同時に送信開始するように、受信器が
   受信した信号に応答して、最後にパルスを受信してから
   あらかじめ定められた遅延時間が経過するまで、線路に
   データを送信開始するのを控える手段と、 いずれか１台の端末がロー（又はハイ）出力を発したら
   全線路がロー（又はハイ）になるように、共用線路上に
   送信オア回路を形成する手段と、送信データと受信デー
   タとを比較して、ハイ（又はロー）ビットを送信したと
   きに、少なくとも１ビットロー（又はハイ）データを受
   信したならば、送信をやめる手段と を含むことを特徴とする優先順位付きの通信システム。
2. （２）送信器と受信器とを有し、共用線路を介して他の
   モジュールと通信するモジュールが、競合中のモジュー
   ルと優先順位を決める方法であつて、通信されるデータ
   はモジュールの優先順位をも表わすモジュール照合番号
   から始まるようになつており、 最後にパルスを受信してからあらかじめ定められた遅延
   時間まで送信を控えることと、 線路上の送信データのオアをとることと、 送信データと受信データとを比較することと、もし送信
   データと受信データとが等しくなければ送信をやめるこ
   とと、 を含むことを特徴とする優先順位付きの通信方法。