JPS6122392B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は１チツプ内にメモリパターンブロツク
を複数備えた磁気バブルメモリ素子に係り、特に
各ブロツクのバブルの発生、分割、交換、検出、
消去等のゲート機能を果すゲートパターンをチツ
プ内部で相互にパターン結線することにより外部
接続端子数を減少させた磁気バブルメモリ素子に
関する。

この種磁気バブルメモリ素子においてバブルを
記憶・伝播するパーマロイ層に関しては、露光マ
スクパターンを用いてウエーハーを移動させて２
回投影露光を行ないエツチング処理することによ
り、ハーフデイスク形状等のパーマロイパターン
からなるメモリパターンブロツクを２個形成し、
バブル検出器も多段のパーマロイパターンにより
形成している。また該パーマロイ層の下方層には
バブルの発生、分割、交換、消去を行なう導体パ
ターンが形成され、これら導体パターンおよび検
出器のパーマロイパターンを含めたゲートパター
ンによりバブルの書き込み、記憶、読み出しの各
制御が果される。

ところで、現在のブロツクリプリケートトラン
スフア方式による回路構成においてはデータレー
トを早めるため左右それぞれ異つたビツト数のメ
モリパターンブロツク構成をとり、入力情報に対
応するバブル信号を偶数列と奇数列とに分けて処
理するオツド・イーブン方式がとられている。こ
の場合の構成図を第１図に示す。

この磁気バブルメモリ素子は磁性ガーネツト単
結晶を生成したウエーハー上にまず絶縁層を被着
し、次いで該絶縁層面にバブルの発生、分割、交
換等を行なう点線図示の制御用導体パターンを形
成し、しかる後、該導体パターンすなわちコンダ
クタ層上に絶縁層を被着してから該コンダクタ層
上に実線図示の前述のパーマロイ層を形成するこ
とにより製造されている。

図において、１〜１６，１′〜１６′は磁気バブ
ルメモリ素子の外部接続端子で図示の関係上該端
子内に符号を記入する。Ａ〜Ｆは該磁気バブルメ
モリ素子が実装される回路基板で行なわれる外部
接続端子間の接続を示す外部結線パターンであ
る。２９，２９′と３０，３０′はパーマロイパタ
ーンからなる書き込みメジヤライン３１，３２の
分岐端部と下層の導体パターン２９ａ，２９a′，
３０ａ，３０a′が重なつて形成された記憶すべき
バブル信号を発生させる４個の磁気バブル発生器
である。３３と３４は一端がメジヤライン３１，
３２に接続したパーマロイパターンからなる数多
くのマイナループにより形成されたバブル信号を
記憶する２個のマイナループ群、３５と３６はマ
イナループ群３３，３４の各マイナループの他端
が接続した読み出しメジヤライン、３７と３８は
メジヤライン３５，３６よりのバブルを段々に伸
長させて検出するパーマロイパターンからなるそ
れぞれ３個の検出素子３７ａ，３７ｂ，３７ｃお
よび３８ａ，３８ｂ，３８ｃを備えた磁気バブル
検出器、３９と４０はメジヤライン３１，３２に
転送されたバブル信号をマイナループ群３３，３
４の各マイナループへ書き込むためのトランスフ
アあるいはスワツプゲート回路をを形成する導体
パターン、４１と４２はマイナループ群３３，３
４の各マイナループから必要な１ページ分のバブ
ル信号を読み出すためのリプリゲート回路を形成
する導体パターン、４３と４４は１ージ分のバブ
ル信号の先頭位置を表わすマーカバブル信号を記
憶するパーマロイパターンからなるマーカルー
プ、４５と４６はマーカループ４３，４４へマー
カバブル信号を与えたりあるいは書き替えるため
の導体パターン４７，４８からなるトランスフア
あるいはスワツプゲート回路４９と５０はマーカ
ループ４３，４４よりマーカバブル信号を読み出
しメジヤライン３５，３６へ読み出すためのリプ
リゲート回路を形成するための導体パターンであ
る。このバブルメモリ素子は図示の如く１チツプ
内に全く同一の２個のメモリパターンブロツク
Ｇ，Ｈが形成されており、左側ブロツクがバブル
信号の奇数列を処理格納する奇数ブロツクＧ、右
側ブロツクが偶数列を処理格納する偶数ブロツク
Ｈの回路構成がとられている。

すなわちメジヤ・マイナ構成をとるこの回路に
おいては各マイナループ群３３，３４の各マイナ
ループがメジヤライン３１および３２を構成する
転送パターンの１ビツト置きに配列されている。
そしてバブル信号の書き込みに当つてはバブル信
号が駆動磁界によつてメジヤライン３１および３
２の上を伝播するが、この際バブル信号を構成す
る奇数番目のバブルが奇数ブロツクＧの各マイナ
ループに対応したメジヤライン３１の各ビツト位
置に転送され、同時に偶数番目のバブルが偶数ブ
ロツクＨのマイナループに対応したメジヤライン
３２の各ビツト位置に転送される。

しかる後、この状態において導体パターン３
９，４０にパルス電流が印加されることによりメ
ジヤライン３１および３２上の各バブルは一斉に
マイナループ群３３，３４の各マイナループに転
送されて書き込みが行われる。

ここでバブル信号を発生する奇数および偶数ブ
ロツクＧ，Ｈの発生器は駆動回路を簡単化させる
ため同一電源により動作されるが、この際、上記
の書き込みが行われるためには発生器よりメジヤ
ライン３１および３２に至る転送路のビツト数を
奇数ブロツクＧと偶数ブロツクＨとでは１ビツト
ずれていることが必要である。これを実現させる
ために、各ブロツクＧ，Ｈには上述した如く各々
２個のバブル発生器２９，２９′と３０，３０′が
設けられ、かつ２９と３０′からマイナループに
至るメジヤライン３１，３２の転送ビツト数より
２９′と３０からマイナループに至る３１，３２
の転送ビツトの方が１ビツト分多くなつている。
そして奇数ブロツクＧにおいては右側の発生器２
９を偶数ブロツクＨにおいては左側の発生器３０
を使用し、かつ外部接続端子１５と１２′を外部
結線パターンＥで結線すると共に１４と１３′を
単一駆動回路の図示せぬ入出力端子に接続するこ
とにより発生器２９，３０よりメジヤライン３
１，３２へのビツト数を１ビツト変えている。こ
の際、外部接続端子１５，１２′と外部結線パタ
ーンＥはワイヤボンデイングにより結線され、１
４および１３′も外部の回路構成とワイヤ結線さ
れる。同様なことは読み出しに際しても行なう必
要があり、これは検出器３７，３８において１ビ
ツト差で隣接する検出素子３７ａ，３７ｂ，３７
ｃおよび３８ａ，３８ｂ，３８ｃを選択して用い
ることで実現されている。これは奇数ブロツクＧ
では読み出しメジヤライン３５よりのバブル信号
を内側の検出素子３７ａによりとり出し、一方偶
数ブロツクＨでは読み出しメジヤライン３６より
のバブル信号を中央の検出器３８ｂよりとり出す
ことで１ビツト差が実現されている。

ここで奇数ブロツクＧの場合３７ｂ、また偶数
ブロツクＨの場合３８ｃの各ダミー検出素子を必
要とする理由はバブル漏洩磁界によるバブル信号
を差動増幅器により高効率に検出するためであ
る。そしてダミー検出素子３７ｂ，２８ｃよりの
信号は外部接続端子５，６′よりボンデイングさ
れたワイヤを介して各ブロツクＧ，Ｈの差動増幅
器の一方の図示せぬ端子に、また奇数ブロツクＧ
の検出素子３７ａよりの検出信号と偶数ブロツク
Ｈの検出素子３８ｂよりの信号は外部接続端子
４，５′よりワイヤを介してそれぞれの差動増幅
器の図示せぬ他方の端子に接続され、かつ検出素
子３７ａ，３７ｂ，３７ｃ，３８ａ，３８ｂ，３
９ｃはその他端が外部結線パターンＢに対し外部
接続端子７，７′よりワイヤボンデイングにより
相互接続され該結線パターンＢはアース電位に接
続される。この構成によりバブル検出時の検出素
子３７ａと３７ｂの磁気抵抗変化の差および検出
素子３８ｂと３８ｃの磁気抵抗変化の差がそれぞ
れ差動増幅器から大きな電圧変化として出力さ
れ、該出力電圧を外部検出回路で交互に読み取る
ことで１ページ分の連続バブル信号の検出が行な
われる。

また３９，４０のトランスフアあるいはスワツ
プゲート回路および４１，４２のリプリケート回
路も外部接続端子１６，１１′および３，３′と外
部結線パターンＦ，Ｃとはワイマ結線される。

前述の如く奇数ブロツクＧおよび偶数ブロツク
Ｈの外部接続端子と磁気バブルメモリ素子が実装
される回路基板上の外部結線Ａ〜Ｆおよびその他
の外部結線パターンとはワイヤボンデイングによ
り結線が行なわれている。すなわち、完成後の磁
気バブルメモリ素子の外部接続端子は該素子が実
装されるセラミツクスなどからなる回路基板上に
回路構成された導体パターンとワイヤ結線してい
る。しかしながら、このような方法による外部結
線は望ましい形ではなく磁気バブルメモリ素子の
外部接続端子の数が多く、従つてワイヤボンデイ
ング個所が多いのでワイヤ結線などの作業性が悪
いうえ、誤接続などのほかワイヤボンデイングに
起因して信頼性を損う要因が多く発生する欠点が
ある。また磁気バブルメモリ素子の外部に設けら
れ導体パターンを有するセラミツクなどからなる
該素子を実装するための回路基板が複雑な構造と
なり、高密度に配線しなければならないため多層
構造としなければならないなどの欠点がある。

そこで本発明は前述の欠点をなくすために発明
されたもので、ウエーハー上でパターン形成を行
なう際に各ブロツク間で行なわれている磁気バブ
ルメモリ素子の外部接続端子と該素子を実装する
回路基板上の結線パターンＡ〜Ｆとの結線を該素
子内でパターン結線できれば製作工数の低減にと
どまらず磁気バブルメモリの信頼度が著しく向上
することに着目し磁気バブルメモリ素子の外部接
続端子のボンデイングバンプ（引出し電極）を形
成すると同時に各ブロツク間の外部結線パターン
Ａ〜Ｆも相互にパターン結線してしまいパターン
形成工程を簡略化させるとともに磁気バブルメモ
リ素子の外部接続端子数を減少させてボンデイン
グ個所を減らすとともに該素子を実装するセラミ
ツクなどからなる回路基板の構造を簡略にした信
頼性の高い磁気バブルメモリを実現するための磁
気バブルメモリ素子の製造方法を提供しようとす
るものである。

上記の如く磁気バブルを得るため本発明では１
チツプ内にメモリパターンブロツクを複数備える
磁気バブルメモリ素子において、ウエーハ上に第
１の絶縁層を被着し、次いで導体パターンとなる
コンダクタ層、第２の絶縁層を被着した後、磁気
バブルを転送する強磁性体であるパーマロイ層、
および保護層を被着し、しかる後少なくとも前記
保護層および第２の絶縁層に外部導出用の窓を開
け、最後にチツプ内における外部接続端子のボン
デイングバンプと、各メモリパターンブロツクに
設けたバブルの発生、分割、交換、検出等のゲー
ト機能を果たす少なくとも１つのゲートパターン
を前記各ブロツク間で相互に結線する結線部とを
同一層にて同時に且つ該ボンデイングバンプが前
記導出用窓上に位置するようにパターン形成する
ことを特徴とした磁気バブルメモリ素子の製造方
法を提供する。

次に本発の実施例を製造方法とともに詳細に説
明する。

第２図は本発明の実施例を説明するための磁気
バブルメモリ素子の正面図で説明に必要な要部を
第１図と対応させて図示したもので同図ａは奇数
ブロツクＧの読み出し部の一部、同図ｂは奇数お
よび偶数ブロツクＧ，Ｈの一部のゲートパターン
を示す。同図においてA′，D′，E′，F′は本発明
によるパターン結線例を示す。第３図は第２図ａ
のＸ−X′断面図および同図ｂの階段状のＹ−
Y′断面図をわかりやすくするため並べて図示し
たものである。

本発明の実施例によれば、従来磁気バブルメモ
リ素子が実装される回路基板上に導体パターンと
して形成していた第１図を示す外部結線パターン
Ａ〜Ｆは後述する方法により該素子の内部におい
て該素子のボンデイングバンプと同一の層にパタ
ーン形成することにより新たに結線工程を増やす
ことなく結線を行なうことができる。

本発明の磁気バブルメモリ素子は第３図に示す
ように通常ガドリニウム・ガリウム・ガーネツト
（GGG）などの非磁性体基板の上に磁性ガーネツ
ト単結晶を液相成長させた磁性薄膜を生成したウ
エーハー２１にスパツタ法などにより二酸化シリ
コン（SiO₂）などからなる絶縁層２２を被着し、
次いで該絶縁層上に磁気バブル制御用のAl−Cu
合金などからなる導体パターンすなわちコンダク
タ層２３をホトエツチングで形成し、しかる後、
該コンダクタ層上に二酸化シリコン（SiO₂）など
からなる絶縁層２４を被着する。そして磁気バブ
ルを駆動、検出する強磁性体であるパーマロイか
らなるパーマロイ層２５を蒸着法、スパツタ法な
どにより被着しホトリソグラフイ・エツチング処
理することにより形成し、該パーマロイ層上に二
酸化シリコン（SiO₂）などからなる保護層２６を
被着する。しかる後、コンダクタ層２３およびパ
ーマロイ層２５と磁気バブルメモリ素子を実装す
るための回路基板など外部の回路構成と電気的に
導通をとるため保護層２６および絶縁層２４に外
部導出用の窓をあける。該外部導出用窓にはワイ
ヤボンデイングの強度を増すためにメツキ法また
は蒸着法によりボンデイングバンプ２８の形成を
行なう。該ボンデイングバンプのパターン形成と
同時に結線部２７もパターン形成することによつ
て結線部２７が該ボンデイングバンプと同一の層
に同時にパターン結線される。

それでは本実施例における外部導出用窓の加工
以後の工程について説明する。外部導出用窓をあ
ける部分にネガレジストによりマスクパターンを
形成し平行平板型のブラズマドライエツチング装
置により保護層２６および絶縁層２４を除去する
がパーマロイ層２５が形成されている部分は保護
層２６だけを除去すればよい。レジストを剥離後
全面にメツキ法または蒸着法によりAu，Al，Al
−Cu合金などを付着させる。さらにボンデイン
グバンプ２８および結線部２７を形成するための
マスクパターンをホトリソグラフイ法（真写蝕刻
法）により形成し、ケミカルエツチング法により
ボンデイングバンプ２８および結線部２７を形成
し、レジストを除去してウエーハーから素子を切
断することにより本発明による磁気バブルメモリ
素子が完成する。

このように本発明の実施例によればボンデイン
グバンプの形成と同時に各ブロツク間のパターン
結線A′〜F′は、磁気バブルメモリ素子の内部に
おいて相互にパターン結線されてしまうため該素
子の外部接続端子の数が従来は実質26個必要であ
つたが、本発明の構成を用いることにより15個
（アース結線を含む）あればよく大幅に減少させ
ることができる。

以上述べたように本発明によれば、各ブロツク
間の結線が磁気バブルメモリ素子の内部でボンデ
イングバンプの形成と同時に行なうことができる
ため、パターン形成の工程が簡略化すると共に新
たに結線のための工程を設けることなく磁気バブ
ルメモリ素子の外部接続端子の数を減少させるこ
とができる効果がある。このため磁気バブルメモ
リ素子のワイヤボンデイング個所が減少し、該素
子の外部接続端子と該素子を実装するためのセラ
ミツクなどからなる回路基板に設けた外部導体パ
ターンと接続するワイヤボンデイング作業が著し
く削減され、誤接続などの他、実装のため回路基
板へ接続することにより起因して発生していた信
頼性を損う要因が減り高信頼度の磁気バブルメモ
リ素子が提供できるとともに、磁気バブルメモリ
素子を実装するための回路基板の構造も多層構造
とする必要がなくなり著しく簡略化することがで
きるなどコスト面でも大きな効果がある。

なお、本発明の実施例は２個のメモリパターン
ブロツクから構成されたオツド・イーブン方式の
磁気バブルメモリ素子について説明したが、ブロ
ツクの構成法およびブロツク数の多少にかかわら
ず本発明の構成を適用できるものである。

【図面の簡単な説明】

第１図は従来のオツド・イーブン方式の磁気バ
ブルメモリ素子の構成図で該素子の外部に設けた
外部結線パターン例を付記したものである。第２
図は本発明の実施例の磁気バブルメモリ素子の部
分正面図、第３図は本発明の実施例の部分断面図
である。 図において、１〜１６，１′〜１６′……外部接
続端子、Ａ〜Ｆ……外部結線パターン、Ｇ，Ｈ…
…メモリパターンブロツク、２１……磁性薄膜を
被着したウエーハー、２２，２４……絶縁層、２
３……コンダクタ層、２５……パーマロイ層、２
６……保護層、２７……結線部、２８……ボンデ
イングバンプ、２９，２９′，３０，３０′……磁
気バブル発生器、３１，３２……書き込みメジヤ
ライン、３３，３４……マイナループ群、３５，
３６……読み出しメジヤライン、３７，３８……
検出器、３７ａ，３７ｂ，３７ｃ，３８ａ，３８
ｂ，３８ｃ……検出素子、３９，４０，４５，４
６……トランスフアあるいはスワツプゲート回
路、４１，４２，４９，５０……リプリケート回
路、４３，４４……マーカループ。

Claims (1)

【特許請求の範囲】
1. １ チツプ内にメモリパターンブロツクを複数備
   える磁気バブルメモリ素子において、ウエーハ上
   に第１の絶縁層を被着し、次いで導体パターンと
   なるコンダクタ層、第２の絶縁層を被着した後、
   磁気バブルを、転送する強磁性体であるパーマロ
   イ層、および保護層を順次被着し、しかる後少な
   くとも前記保護層および第２の絶縁層に外部導出
   用の窓を開け、最後にチツプ内における外部接続
   端子のボンデイングバンプと、各メモリパターン
   ブロツクに設けたバブルの発生、分割、交換、検
   出等のゲート機能を果たす少なくとも１つのゲー
   トパターンを前記各ブロツク間で相互に結線する
   結線部とを同一の層にて同時に且つ該ボンデイン
   グバンプが前記導出用窓上に位置するようにパタ
   ーン形成することを特徴とした磁気バブルメモリ
   素子の製造方法。