JPS61224747A - デ−タ伝送回路 - Google Patents
デ−タ伝送回路Info
- Publication number
- JPS61224747A JPS61224747A JP6631485A JP6631485A JPS61224747A JP S61224747 A JPS61224747 A JP S61224747A JP 6631485 A JP6631485 A JP 6631485A JP 6631485 A JP6631485 A JP 6631485A JP S61224747 A JPS61224747 A JP S61224747A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- host
- line
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 43
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は製造現場等の小規模のデータ伝送回路に関する
もので、さらに詳しく言えば、製造現場等の実情に則し
た簡略化した低価格のデータ伝送回路に関するものであ
る。
もので、さらに詳しく言えば、製造現場等の実情に則し
た簡略化した低価格のデータ伝送回路に関するものであ
る。
従来の技術
データ伝送回路は一般にいわゆるデジタル通信回路の技
術を採用して設計されていた。
術を採用して設計されていた。
発明が解決しようとする問題点
この従来の方式では、製造現場等の小規模のデータ伝送
回路においても、一般にホストコンピュータとターミナ
ル間は並列に接続され回線数が多くなり、機能的には充
分であっても高価格となり手軽に布設出来なかった。
回路においても、一般にホストコンピュータとターミナ
ル間は並列に接続され回線数が多くなり、機能的には充
分であっても高価格となり手軽に布設出来なかった。
またターミナルを増設する場合新たに回線を設ける必要
があった。
があった。
本発明は、このような点にかんがみて創案されたもので
、製造現場等の実情に則した低価格で、ターミナル増設
に際して新規回線を必要としないデータ伝送回路を提供
することを目的としている。
、製造現場等の実情に則した低価格で、ターミナル増設
に際して新規回線を必要としないデータ伝送回路を提供
することを目的としている。
問題点を解決するための手段
一般にさほど規模の大きくない製造現場等においてはタ
ーミナル間のデータの送受は殆んど必要かない。各ター
ミナルは製造に関する指示をホストコンビエータから受
取るか、指令されたデータをホストコンピュータに送る
か、現場に於ける事故対策のために必要な資料をホスト
コンピュータから読み出す等に主として使用されている
。一度に伝送されるデータが最も多いのは前記最後の場
合であるが、この場合でも一般に６４にバイトを計画し
ておけば、まず支障はない。データ伝送のビットレート
を３２に７秒にとれば６４にバイトのデータ伝達には１
バイトを８ピツ斗構成とする場合１６秒が必要で、１度
に１ターミナルしかデータの送受が出来ないようなシス
テムでも、最悪のケースで各ターミナルは１６秒待てば
済む。１６秒も待てないような緊急事態に対しては別の
処置を取決めておけば、緊急割込の機能は実際上は不必
要になる０ 以上述べたような考案に基いて本発明のシステムは創案
された。第１図は本発明のデータ伝送システムのブロッ
ク図であって、４本の伝達線によって１バイトの最大数
までのターミナルを接続することを特徴とする。
ーミナル間のデータの送受は殆んど必要かない。各ター
ミナルは製造に関する指示をホストコンビエータから受
取るか、指令されたデータをホストコンピュータに送る
か、現場に於ける事故対策のために必要な資料をホスト
コンピュータから読み出す等に主として使用されている
。一度に伝送されるデータが最も多いのは前記最後の場
合であるが、この場合でも一般に６４にバイトを計画し
ておけば、まず支障はない。データ伝送のビットレート
を３２に７秒にとれば６４にバイトのデータ伝達には１
バイトを８ピツ斗構成とする場合１６秒が必要で、１度
に１ターミナルしかデータの送受が出来ないようなシス
テムでも、最悪のケースで各ターミナルは１６秒待てば
済む。１６秒も待てないような緊急事態に対しては別の
処置を取決めておけば、緊急割込の機能は実際上は不必
要になる０ 以上述べたような考案に基いて本発明のシステムは創案
された。第１図は本発明のデータ伝送システムのブロッ
ク図であって、４本の伝達線によって１バイトの最大数
までのターミナルを接続することを特徴とする。
第１図において０はホストコンピュータ、１゜２、・・
・ｎ、・・・がターミナルであシ、各ターミナルは４本
の伝達線Ｌｌ〜Ｌ４によってすべて直列に接続される。
・ｎ、・・・がターミナルであシ、各ターミナルは４本
の伝達線Ｌｌ〜Ｌ４によってすべて直列に接続される。
第１図にはこの中Ｎ１１ｌのターミナルしか図示してな
い。第１図において、伝送線Ｌ１〜Ｌ４は下記のルール
に従って、ホストコンピュータとＮ１１１ターミナル、
Ｎ１１ｌとＮ１２のターミナル、・・・、１ｌａｎとＮ
１（ｎ＋１）、・・・ターミナルの各端子間を接続する
。即ち Ｌｌはｔｏ＊ｎ ＋ ２と１０＊（ｎ＋１）＋６番の端
子間をＬ２は１０＊ｎ＋３と１０＊（ｎ＋１）＋７番ｌ
の端子間を Ｌ３は１０＊ｎ＋４と１０＊ （ｎ＋１）＋８番の端子
間を Ｌ４は１０＊ｆｌ＋５と１０＊（ｎ＋１）＋９番の端子
間を接続する。
い。第１図において、伝送線Ｌ１〜Ｌ４は下記のルール
に従って、ホストコンピュータとＮ１１１ターミナル、
Ｎ１１ｌとＮ１２のターミナル、・・・、１ｌａｎとＮ
１（ｎ＋１）、・・・ターミナルの各端子間を接続する
。即ち Ｌｌはｔｏ＊ｎ ＋ ２と１０＊（ｎ＋１）＋６番の端
子間をＬ２は１０＊ｎ＋３と１０＊（ｎ＋１）＋７番ｌ
の端子間を Ｌ３は１０＊ｎ＋４と１０＊ （ｎ＋１）＋８番の端子
間を Ｌ４は１０＊ｆｌ＋５と１０＊（ｎ＋１）＋９番の端子
間を接続する。
ホストコンピュータのＭＡＩＮ ＣＰＵ １、ターミナ
ル０８ＵＢ ＣＰＵ １０，２０．−・、 １０＊ｎ、
−・・はＤＳ。
ル０８ＵＢ ＣＰＵ １０，２０．−・、 １０＊ｎ、
−・・はＤＳ。
ＳＯＫ、Ｓｏ、ＳＩで示される入出力ボートを有する。
各伝送線は上記端子を経由し適宜設けられたバッファー
増幅器、及び抵抗を経て 伝送線Ｌ１はホストコンピュータ及びターミナルのポー
トＤＳに接続され 伝送線Ｌ２はホストコンピュータ及びターミナルのポー
トＳＣＫに接続され 伝送線Ｌ３はホストコンピュータのボートＳＯと各ター
ミナルのポー）ＳＩに接続され伝送線Ｌ４ａホストコン
ピュータのポー）ＳＩと各ターミナルのボートＳＯに接
続される。
増幅器、及び抵抗を経て 伝送線Ｌ１はホストコンピュータ及びターミナルのポー
トＤＳに接続され 伝送線Ｌ２はホストコンピュータ及びターミナルのポー
トＳＣＫに接続され 伝送線Ｌ３はホストコンピュータのボートＳＯと各ター
ミナルのポー）ＳＩに接続され伝送線Ｌ４ａホストコン
ピュータのポー）ＳＩと各ターミナルのボートＳＯに接
続される。
また各ターミナルのＳＵＢ ＣＰＵには夫々のターミナ
ル番号を２進数で示すディップスイッチ（ＤＩＰ）、ｎ
＊１０＋１番が接続される。
ル番号を２進数で示すディップスイッチ（ＤＩＰ）、ｎ
＊１０＋１番が接続される。
また各ＳＵＢ ０ＰＵＣ）ポー）Ｓｏと端子１０＊ｎ
＋５番の間にはバッファ増幅器と抵抗Ｒが直列に挿入さ
れる。
＋５番の間にはバッファ増幅器と抵抗Ｒが直列に挿入さ
れる。
また伝送線Ｌ１はホストコンピュータの端子２の位置で
適当な抵抗を経てＢ電源に接続する。
適当な抵抗を経てＢ電源に接続する。
以上の回路構成によってホスト・コンピュータと各ター
ミナル間のデータ伝送が実行される。
ミナル間のデータ伝送が実行される。
作用
第１図に於て伝送線Ｌ１、データ・セレクト・ラインは
、ホストコンビエータの端子２の位置でＢ電源に適当な
抵抗を経て接続しであるからその電圧は常時ハイであり
、いづれかのターミナルからデータをホストコンピュー
タに伝送する期間のみローとされる。（接地される）。
、ホストコンビエータの端子２の位置でＢ電源に適当な
抵抗を経て接続しであるからその電圧は常時ハイであり
、いづれかのターミナルからデータをホストコンピュー
タに伝送する期間のみローとされる。（接地される）。
伝送線Ｌ２、システム・クロック・ラインにはデータ伝
送期間のみホストコンピュータからシスオム・クロック
・信号が送出される。
送期間のみホストコンピュータからシスオム・クロック
・信号が送出される。
伝送線Ｌ３、シリアル・データ出力ラインは、ホストコ
ンピュータに対してはデータ出からイン各ターミナルに
対してはデータ入力ラインとなる。
ンピュータに対してはデータ出からイン各ターミナルに
対してはデータ入力ラインとなる。
伝送線Ｌ４、シリナル・データ入力ラインはホストコン
ピュータに対してはデータ入力ライン、各ターミナルに
対してはデータ出力ラインとなる。
ピュータに対してはデータ入力ライン、各ターミナルに
対してはデータ出力ラインとなる。
伝送するデータのフォーマットは、常識的な伝送データ
・フォーマットのいづれかに準拠すればよいが、ターミ
ナルを識別するために、データ・パケットの先頭にプリ
フィックスとしてターミナル番号を乗せる。
・フォーマットのいづれかに準拠すればよいが、ターミ
ナルを識別するために、データ・パケットの先頭にプリ
フィックスとしてターミナル番号を乗せる。
各ターミナルは、夫々個別のクロック発振器を有し、独
立した（スタンド・アロンの）小型コンピュータとして
使用可能であるが、ホスト・コンピュータとの間でデー
タの送受を行うときは、各ターミナルのクロック発振器
はシステム・クロックに同期させる。
立した（スタンド・アロンの）小型コンピュータとして
使用可能であるが、ホスト・コンピュータとの間でデー
タの送受を行うときは、各ターミナルのクロック発振器
はシステム・クロックに同期させる。
第２図は、ターミナルの動作を説明するための、概略的
なフロー・チャートである。
なフロー・チャートである。
ターミナルは待ち（ＷＡＩＴＩＮＧ）の状態においては
常時システム・クロック（８０Ｋ）をチェックしている
。システム・クロックがなければ、データ伝送は行われ
ていないから、スタンドアロンとして使用してもよいし
、またそのターミナルからホストコンピュータに対して
データの送出を開始出来る。システム・クロックがあれ
ば伝送線Ｌ１の電位（ＤＳ）をチェックする。ＤＳがロ
ーならば、他のターミナルからホストコンピュータへの
送信中であるから再びＷＡＩＴＩＮＧに戻る。ＤＳがハ
イならばプリフィックス（ＰＦＸ）を読みとり自分のＤ
ＩＰスイッチによって定められている番号と照合する。
常時システム・クロック（８０Ｋ）をチェックしている
。システム・クロックがなければ、データ伝送は行われ
ていないから、スタンドアロンとして使用してもよいし
、またそのターミナルからホストコンピュータに対して
データの送出を開始出来る。システム・クロックがあれ
ば伝送線Ｌ１の電位（ＤＳ）をチェックする。ＤＳがロ
ーならば、他のターミナルからホストコンピュータへの
送信中であるから再びＷＡＩＴＩＮＧに戻る。ＤＳがハ
イならばプリフィックス（ＰＦＸ）を読みとり自分のＤ
ＩＰスイッチによって定められている番号と照合する。
一致すれば自分あてのデータであるからそのデータパケ
ットのデータを読みとる。
ットのデータを読みとる。
不一致ならば他のターミナルあてのデータであるからＷ
ＡＩＴＩＮＧに戻る。
ＡＩＴＩＮＧに戻る。
システム・クロックがないときは、そのターミナルから
ホスト・コンピュータにデータを送信出来る。その場合
は先づＤＳをローにしてホストコンピュータからシステ
ム・クロックが送られるのを待つ。システム・クロック
が送られて来ればデータの送信を開始し、送信が終れば
ＤＳをノ・イに戻してＷＡＩＴＩＮＧに戻る。
ホスト・コンピュータにデータを送信出来る。その場合
は先づＤＳをローにしてホストコンピュータからシステ
ム・クロックが送られるのを待つ。システム・クロック
が送られて来ればデータの送信を開始し、送信が終れば
ＤＳをノ・イに戻してＷＡＩＴＩＮＧに戻る。
ホストコンピュータは常時ＤＳをチェック・、シ１、Ｄ
Ｓがローにシフトされた時、システム・クロックを送出
する。また必要に応じてターミナルにデータを送信する
。
Ｓがローにシフトされた時、システム・クロックを送出
する。また必要に応じてターミナルにデータを送信する
。
第１図の各ＳＵＢ ＣＰＵのボートＳＯと端子１０＊
ｎ＋５番（ｎ＝ターミナル番号）の間に接続されている
抵抗几は同時に複数のターミナルがデータ送信を開始し
た場合、ホスト・コンピュータから遠いターミナルから
の送信データを減衰させ混信を防止するためのものであ
る。
ｎ＋５番（ｎ＝ターミナル番号）の間に接続されている
抵抗几は同時に複数のターミナルがデータ送信を開始し
た場合、ホスト・コンピュータから遠いターミナルから
の送信データを減衰させ混信を防止するためのものであ
る。
従って運用上ホストコンピュータは定期的にターミナル
から送られてくる予定のデータを点検し、所定時刻まで
に未着信の場合は、そのターミナルに再送信を請求する
。
から送られてくる予定のデータを点検し、所定時刻まで
に未着信の場合は、そのターミナルに再送信を請求する
。
実施例
ホストコンピュータ及び各ターミナルの入出力ポートと
しては、Ｒ８−２３２０規格のインター・フェースボー
ドが使用出来るが、伝送ビットレートを９６００ビット
／秒以上とする場合は、ＭＩＤＩ規格の電子楽器用イン
ター・フェース・ボードが利用出来る。このＭＩＤＩ規
格インター・フェース・ボードを利用すれば伝送ビット
レートは３２に７秒まであげることが出来る。
しては、Ｒ８−２３２０規格のインター・フェースボー
ドが使用出来るが、伝送ビットレートを９６００ビット
／秒以上とする場合は、ＭＩＤＩ規格の電子楽器用イン
ター・フェース・ボードが利用出来る。このＭＩＤＩ規
格インター・フェース・ボードを利用すれば伝送ビット
レートは３２に７秒まであげることが出来る。
ホストコンピュータには一般にデータ・ノくンク用のデ
ィスクを接続しデータの種類別にデータ管理が行われる
。従ってホストコンピータとターミナル間の伝送データ
のプリフィックスには、ターミナル番号の他にデータの
種類を示す情報ビットを設けるのが実際的である。
ィスクを接続しデータの種類別にデータ管理が行われる
。従ってホストコンピータとターミナル間の伝送データ
のプリフィックスには、ターミナル番号の他にデータの
種類を示す情報ビットを設けるのが実際的である。
データ・パケットは例えば第３図のような構成に簡略化
してもこのシステムでは不測のエラーは発生しない。
してもこのシステムでは不測のエラーは発生しない。
発明の効果
以上述べてきたように本発明によるデータ伝送回路では
、ターミナルの数に無関係に伝送線の数は４本で済みき
わめて経済的である。またターミナルの数は、伝送線を
新設することなく随時１バイトの最大数（１バイト＝８
ビツトの場合は２５５）まで増設出来る。
、ターミナルの数に無関係に伝送線の数は４本で済みき
わめて経済的である。またターミナルの数は、伝送線を
新設することなく随時１バイトの最大数（１バイト＝８
ビツトの場合は２５５）まで増設出来る。
同時に複数のターミナルが使用出来ないこと、複数のタ
ーミナルが同時にデータ送信を開始した場合、ホストコ
ンピュータに一番近いターミナルのデータしかホストコ
ンピュータに伝送されないことといった弱点はあるが、
管理された製造現場等においては、運用によってこれら
の弱点は充分カバーされ、経済的なメリットの方が大き
い。
ーミナルが同時にデータ送信を開始した場合、ホストコ
ンピュータに一番近いターミナルのデータしかホストコ
ンピュータに伝送されないことといった弱点はあるが、
管理された製造現場等においては、運用によってこれら
の弱点は充分カバーされ、経済的なメリットの方が大き
い。
第１図は本発明のデータ伝送回路のブロック図第２図は
第１図に示すデータ伝送回路の作用を説明するためのフ
ロー・チャート 第３図はデータ・パケット構成の実施例である。 ０・・・ホストコンピュータ ト・・Ｎ００１ターミナル
第１図に示すデータ伝送回路の作用を説明するためのフ
ロー・チャート 第３図はデータ・パケット構成の実施例である。 ０・・・ホストコンピュータ ト・・Ｎ００１ターミナル
Claims (1)
- 【特許請求の範囲】 ホストコンピュータと複数のターミナル間を、データ・
セレクト、システム・クロック、シリアル・データ出力
およびシリアル・データ入力の４本の伝送線によって、
各ターミナルを直列に接続し、 データ伝送期間のみホスト・コンピュータからシステム
・クロックを送出し、 ホストコンピュータからのデータ送信時と、ターミナル
からのデータ送信時とで、データ・セレクト・ラインの
電位をシフトさせ ホストコンピュータと各ターミナル間で双方向のデータ
伝送をおこなうデータ伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6631485A JPS61224747A (ja) | 1985-03-29 | 1985-03-29 | デ−タ伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6631485A JPS61224747A (ja) | 1985-03-29 | 1985-03-29 | デ−タ伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224747A true JPS61224747A (ja) | 1986-10-06 |
Family
ID=13312240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6631485A Pending JPS61224747A (ja) | 1985-03-29 | 1985-03-29 | デ−タ伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175429A (ja) * | 1987-12-29 | 1989-07-11 | Hitachi Chem Co Ltd | 通信方法及び装置 |
-
1985
- 1985-03-29 JP JP6631485A patent/JPS61224747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175429A (ja) * | 1987-12-29 | 1989-07-11 | Hitachi Chem Co Ltd | 通信方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4725836A (en) | Series port connection of a plurality of terminals to a master processor | |
| JPS59114941A (ja) | プログラマブルコントロ−ラ | |
| EP0669738A2 (en) | System and method for automatically detecting speed, parity, and character length | |
| EP0794637A3 (en) | Switch coupled between input and output ports in communication system | |
| JPS58107743A (ja) | デ−タ転送方式 | |
| KR100230375B1 (ko) | 직렬 데이터 통신 시스템 | |
| JPH0544858B2 (ja) | ||
| SU1159170A1 (ru) | Многоканальное устройство дл передачи дискретной информации | |
| SU1282148A1 (ru) | Устройство дл сопр жени ЭВМ с терминалом | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| SU481895A1 (ru) | Устройство дл сопр жени | |
| KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
| JPH0736572B2 (ja) | データ伝送方式 | |
| JPS58182349A (ja) | 通信制御装置の送受信速度自動設定器 | |
| SU1557565A1 (ru) | Устройство дл сопр жени ЭВМ с терминалами | |
| SE9203047D0 (sv) | Anordning foer oeverfoering av information fraan en foersta till en andra elektronisk enhet | |
| KR100225043B1 (ko) | 인터럽트를 이용한 다중 직렬통신방법 및 직렬통신장치 | |
| JPS62129890A (ja) | 電子楽器ネツトワ−クシステム | |
| WO2004109530B1 (en) | System and method for communication over a bus | |
| JPS62183233A (ja) | 誤り制御システム | |
| KR910005621A (ko) | 시험 및 유지보수 장치 | |
| JPH0746807B2 (ja) | 時分割多重伝送システム | |
| JPH0246047A (ja) | インターフェース用回路 | |
| JPH0744584B2 (ja) | 割込信号の送信方法とその装置 | |
| JPH0637847A (ja) | シリアルデータ送信機及び受信機 |