JPS61225663A - ピ−ク値検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、繰り返し入力するパルス波のピーク値を検出
する回路に関する。

〔従来の技術〕

心電図波形では周知のようにＰ波、Ｒ波、Ｔ波からなる
一群のパルス波が周期的に現われる。このパルス波のピ
ーク値（Ｒ波が最も高いので、Ｒ波のピーク値）を検出
するには第２図の如きピーク値検出回路が用いられる。

この第２図でＡＩ、Ａ２は差動増幅器、Ｒ１−Ｒ３は抵
抗、Ｄはダイオード、Ｃはコンデンサである。入力端Ｔ
１には第３図のＷの如きパルス波が繰り返し入力される
。Ｔはパルス波Ｗの繰り返し周期、ｔはパルス波（パル
ス群）Ｗ内の最大振幅パルスのパルス幅を示す、第２図
の増幅器Ａ２は１００％負帰還されているので利得は１
であり、単なるバッファとして慟らく。コンデンサＣは
ダイオードＤを介して増幅器Ａ＋の出力で充電され、そ
の端子゛電圧はバッファＡ２を介して出力端Ｔ２へ取り
出される。このコンデンサ電圧は抵抗Ｒ３を通して増幅
器Ａ１へ帰還され、該増幅器Ａ＋へは入力信号（パルス
波Ｗ）が抵抗Ｒ１を介して加えられ、従って増幅器Ａ１
は入力信号が出力端子Ｔ２側から帰還される電圧（コン
デンサＣの電圧）を越えると出力を生じ、ダイオードＤ
を介してコンデンサＣを該出力電圧で充電する。

〔発明が解決しようとする問題点〕

こうしてコンデンサＣの電圧は入力信号のピーク値を示
すようになり、これがバッファＡ２を介して端子Ｔ２へ
出力されるが、その波形は第４図の曲線Ｃ＋で示す如く
変動している。即ちコンデンサＣは増幅器Ａ１の電圧で
充電され、入力信号パルスのピークではピーク値ＰＫを
持つが自己放電などによりその後次第に低下し、次のパ
ルスの入力で再びピーク値へ充電され、その後再び漸減
するという経過を経る。従って平均値表示をする計器な
どにより監視すれば、ピーク値は第４図の鎖線レベルＬ
となり、実際のピーク値よりは低いものになる。

入力信号の周期Ｔが大であるとコンデンサ電圧の減少は
増大し、レベルＬの減少が大になる。コンデンサ電圧の
減少はコンデンサ容量を大にすると抑制でき、従って周
期Ｔが大きい入力信号に対してはコンデンサＣを大容量
にするのがよい。一方、パルス幅ｔが小さいパルスのピ
ーク値を検出するにはコンデンサＣの容量は小さいのが
よく（大容量であると充電し切れないうちにパルスが消
滅する）、これら２うの問題は２律背反問題である。そ
こで第２図の如き従来回路ではコンデンサ電圧の低下が
免れなくて検出できるピーク値は平均的な値しであ、す
、実際のピーク値ＰＫより低　。

く、これらのずれ従って精度を１％以内にするのは困難
である。

本発明は、繰り返し入力される信号のピーク値を、その
ピークパルスの幅が小さくでも、直線性良く、精度良く
、検出する回路を提供しようとするものである。

〔問題点を解決するための手段〕

本発明は、ピーク値を検出される入力信号を一方の入力
端に入力されるコンパレータと、該コンパレータの出力
を計数するカウンタと、該カウンタの計数値をＤ／Ａ変
換し、そのＤ／Ａ変換器を前記コンパレータの他方の入
力端に入力するデジタル／アナログ変換器とを備え、該
カウンタからデジタル出力をまた該変換器からアナログ
出力を取出すようにしてなることを特徴とするものであ
る。

〔作用〕

本発明ではカウンタの単調性とＤ／Ａ変換器の出力の精
度の良い直線性を利用し、またコンパレータの精度の良
さと応答性の良さを利用して長い周期で繰り返し入力さ
れる周波数の高い信号のピーク値をより直線性よく、よ
り精度よく検出する。

また出力はアナログでもデジタルでもよく、出力値は長
期に亘ってその値を不変に維持できる。

〔実施例〕

第１図は本発明の実施例を示す。１０はカウンタ、１２
はＤ／Ａ変換器、１４はコンパレータである。１６は増
幅器である。前述の入力信号パルスは入力端子Ｔａに入
り、増幅器１６で増幅された後、コンパレータ１４へ入
力する。コンパレータ１４の他方の入力端へはＤ／Ａ変
換器１２の出力が入り、該コンパレータ１４は増幅器１
６の出力がＤ／Ａ変換器１２の出力を越えるとき、出力
を生じる。このコンパレータ１４の出力（パルス）はカ
ウンタ１０に入力して計数される。カウンタ１０の計数
値は変換器１２でデジタルアナログ変換され、そのＤ／
Ａ変換器が前記コンパレータ１４の他方の入力となる。

カウンタ１０はリセットして初期値を０とし、従ってＤ
／Ａ変換器１２の出力は最初Ｏとする。

従って端子Ｔａに信号パルスが入力すればコンパレータ
１２は正パルスを生じ、カウンタ１２の計数値を１にす
る。この計数値１が変換器１２でＤ／Ａ変換されてコン
パレータ１４に帰還され、端子Ｔａに入力する次のパル
スが（詳しくは該パルスのピーク値を増幅器１６の利得
倍したものが）このＤ／Ａ変換器を越えればコンパレー
タ１４は再び正パルスを生じ、カウンタ１２の計数値を
２とする。以下同様であり、カウンタ１２は端子Ｔａに
入力信号が入る毎に＋１されて計数値を増大し、やがて
Ｄ／Ａ変換器１２の出力ｖ２が入力信号（詳しくは増幅
器１６の出力Ｖ＋）以上になるとコンパレータ１４は出
力パルスを生ぜず、カウンタ１０は計数を止める。この
状態ではカウンタ１０の計数値は入力信号のピーク値の
デジタル値を示し、Ｄ／Ａ変換器１２の出力はそのＤ／
Ａ変換器を示す。ＴＣは該デジタル出力を取出す端子、
Ｔｂは同アナログ出力を取出す端子である。

コンパレータ１４はＶ　＋　＞　Ｖ　２のとき出力（正
パルス）を生じ、Ｖ　＋　＜　Ｖ　２では出力を生じな
い。

コンパレータ１４が出力を生じるときの電圧差ΔＶ＝Ｖ
＋　　Ｖ２はコンパレータ１４の利得が高い程零に近い
が、利得には限りがあるから勿論ΔＶ＝０にはならない
。この電圧差ΔＶは増幅器１６で補償することができる
。即ち入力信号のピーク値を■３とし、増幅器１６の利
得をＧとすると■１＝ＧＶ３従ッテΔＶ＝ＧＶ３−Ｖ２
であるからＧ＝１＋Δｖ／■３にすればＶ３＝Ｖ２にな
るまでコンパレータエ４に出力を生じさせることができ
る。なおＶ３は未知数であるから利得Ｇを正しく上記所
望値にすることはできないが、その近傍の値に調整する
ことは、できる、Δｖ＝０と見做し得る程度にコンパレ
ータ１４の利得を大にすれば、増幅農工６は不要、又は
Ｇ＝１の単なるバッファとすることができる。

この回路ではカウンタ針数値は恒久的にその値を保持す
ることができるから、デジタル出力及びアナログ出力は
不変とすることができ、第３図のような放電による減衰
はない。またカウンタ１０は計数停止後は、更に大きな
ピーク値の入力信号が入力したときのみインクリメント
するから、該カウンタの計数値従ってデジタル及びアナ
ログ出力は計測期間中のピーク値の最大値を示すことに
なる。計測期間は、カウンタ１０をリセットすることに
より新たに開始することができ、従って図示しないがカ
ウンタ１０にはリセット回路を設けておく。なおりウン
タ１０の出力線は図では１本で示しているが、勿論これ
はカウンタの段数に応じた複数本からなる。

端子Ｔａに入力する入力信号パルスは勿論心電図波形に
限るものではなく、任意の脈動信号もしくは交流信号で
よい。

〔発明の効果〕

以上説明したように本発明によれば、ピーク値は単調に
直線的に増加するカウンタの値で表わせるので、精度は
出力を８〜９ピントなどの多ビットで表わすことができ
る高精度なものとすることができ、かつ直線性に優れた
結果を得ることができ、更にデジタル値とアナログ値の
両方のピーク値を得ることができる等の効果が得られる
。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は従
来例を示す回路図、第３図および第４図は動作説明用の
波形図である。 図面で、１０はカウンタ、１２はＤ／Ａ変換器、１４は
コンパレータである。

Claims (1)

【特許請求の範囲】
1. ピーク値を検出される入力信号を一方の入力端に入力さ
   れるコンパレータと、該コンパレータの出力を計数する
   カウンタと、該カウンタの計数値をＤ／Ａ変換し、その
   Ｄ／Ａ変換器を前記コンパレータの他方の入力端に入力
   するデジタル／アナログ変換器とを備え、該カウンタか
   らデジタル出力をまた該変換器からアナログ出力を取出
   すようにしてなることを特徴とするピーク値検出回路。