JPS6123251A - 情報処理装置の診断方式 - Google Patents
情報処理装置の診断方式Info
- Publication number
- JPS6123251A JPS6123251A JP59143655A JP14365584A JPS6123251A JP S6123251 A JPS6123251 A JP S6123251A JP 59143655 A JP59143655 A JP 59143655A JP 14365584 A JP14365584 A JP 14365584A JP S6123251 A JPS6123251 A JP S6123251A
- Authority
- JP
- Japan
- Prior art keywords
- error detection
- detection circuit
- circuit
- error
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、情報処理装置の診断方式に関し、特に、複数
個の誤り検出回路を有する情報処理装置において、誤り
検出回路のチェックを効率よく行なえるようにした診断
方式に関する。
個の誤り検出回路を有する情報処理装置において、誤り
検出回路のチェックを効率よく行なえるようにした診断
方式に関する。
（ロ）従来の技術
情報処理装置の内部には多くの誤り検出回路が設けられ
ており、誤りを検出すると対象回路に対応した信号が論
理１になる。他方、誤りを検出しなかった回路に対応し
た検出回路の信号は論理Ｏでなければならない。誤り検
出回路の診断を実施する場合、擬似的にどこかの回路に
故障を発生せしめ、それに対応した検出回路の信号が論
理１で他の全ての信号が論理０であることを確認する必
要がある。
ており、誤りを検出すると対象回路に対応した信号が論
理１になる。他方、誤りを検出しなかった回路に対応し
た検出回路の信号は論理Ｏでなければならない。誤り検
出回路の診断を実施する場合、擬似的にどこかの回路に
故障を発生せしめ、それに対応した検出回路の信号が論
理１で他の全ての信号が論理０であることを確認する必
要がある。
従来方式においては、誤り検出回路の正常性を調べる場
合、誤りを検出す、ると論理１になるラッチ群の値をす
べて、順次チェックするようにしていた。
合、誤りを検出す、ると論理１になるラッチ群の値をす
べて、順次チェックするようにしていた。
（ハ）発明が解決しようとする問題点
このように、ラッチ群内のすべてのラッチについてそ７
の値を順次チェックするようにしていたので、ラッチ群
を構成するプツチの数が多くなればなる程、チェックに
要する時間が増大し、診断時間が長大となる欠点があっ
た。
の値を順次チェックするようにしていたので、ラッチ群
を構成するプツチの数が多くなればなる程、チェックに
要する時間が増大し、診断時間が長大となる欠点があっ
た。
（ニ）問題点を解決するための手段
そのために本発明は、複数個の誤り検出回路を有する情
報処理装置において、与えられた指定情報にもとづき個
々の誤り検出回路を指定する第１の手段と、上記第１の
手段で指定された誤り検出回路の出力を選択する第２の
手段と、上記第１の手段によって指定可能な誤り検出回
路のうち与えられた指定情報によって指定されていない
他の全ての誤り検出回路の出力が誤りを検出していない
状態であるか否かを判定する第３の手段をもうけ、上記
第１の手段で指定した誤り検出回路を診断する場合に、
当該誤り検出回路の出力状態を上記第２の手段によって
判別し、当該誤り検出回路以外の誤り検出回路の出力で
誤りを検出しているか否かを上記第３の手段によって判
別するように構成したことを特徴とする。
報処理装置において、与えられた指定情報にもとづき個
々の誤り検出回路を指定する第１の手段と、上記第１の
手段で指定された誤り検出回路の出力を選択する第２の
手段と、上記第１の手段によって指定可能な誤り検出回
路のうち与えられた指定情報によって指定されていない
他の全ての誤り検出回路の出力が誤りを検出していない
状態であるか否かを判定する第３の手段をもうけ、上記
第１の手段で指定した誤り検出回路を診断する場合に、
当該誤り検出回路の出力状態を上記第２の手段によって
判別し、当該誤り検出回路以外の誤り検出回路の出力で
誤りを検出しているか否かを上記第３の手段によって判
別するように構成したことを特徴とする。
（ホ）作用
誤り検出回路はｎ個から構成されており、その出力とし
て各々ＥＲｎなる信号が対応づけられているとする。誤
り検出回路の診断を実施する場合、ｑ番目の回路に擬似
的に故障を発生させると、正常時においてはＥＲｑの信
号が論理１になり、ＥＲｑを除＜ＥＲｎ （ｎ＝１．２
．３’−−−−−ｎ）の信号は論理Ｏである。
て各々ＥＲｎなる信号が対応づけられているとする。誤
り検出回路の診断を実施する場合、ｑ番目の回路に擬似
的に故障を発生させると、正常時においてはＥＲｑの信
号が論理１になり、ＥＲｑを除＜ＥＲｎ （ｎ＝１．２
．３’−−−−−ｎ）の信号は論理Ｏである。
本発明では診断回路にｑの値を投入すると、Ｅ誤り検出
回路の正常性を１回の動作で検査できるようにしている
。
回路の正常性を１回の動作で検査できるようにしている
。
（へ）実施例
第２図は、本発明による診断方式の動作態様を説明する
図であり、図中、１は被診断回路、２−１〜２−ｎは誤
り検出回路、５は診断回路、６はエラーアドレスレジス
タ（ＥＡＲ）である。
図であり、図中、１は被診断回路、２−１〜２−ｎは誤
り検出回路、５は診断回路、６はエラーアドレスレジス
タ（ＥＡＲ）である。
図中、エラーアドレスレジスタ（ｈＸＲ：＋ ６には、
診断プログラムにより誤り検出回路を特定できるアドレ
ス値（ｑｌが格納される。また診断回路５からの出力信
号ＥｙとＥｘは診断プログラムにより値の評価ができる
ものである。
診断プログラムにより誤り検出回路を特定できるアドレ
ス値（ｑｌが格納される。また診断回路５からの出力信
号ＥｙとＥｘは診断プログラムにより値の評価ができる
ものである。
いま、誤り検出回路２−２に関する診断を行なうものと
するとき、被診断回路１のうち誤り検出回路２に関係す
る回路部分に擬似的に故障を与える。これにより、誤り
検出回路２−２の出力信号ＥＲ：ｌ は論理的にオンと
なる。また、ＥＲ２を除りＥＲ，からＥｉ、Ｒｎまでの
信号は、被診断回路１の残りの回路部分の干渉により何
らかの値となる。
するとき、被診断回路１のうち誤り検出回路２に関係す
る回路部分に擬似的に故障を与える。これにより、誤り
検出回路２−２の出力信号ＥＲ：ｌ は論理的にオンと
なる。また、ＥＲ２を除りＥＲ，からＥｉ、Ｒｎまでの
信号は、被診断回路１の残りの回路部分の干渉により何
らかの値となる。
次に、診断プログラムよりエラーアドレスレジスタ（Ｅ
ＡＲ）６に対し、誤り検出回路信号を特定するための値
「２」を格納する。診断回路５は、エラーアドレスレジ
スタ（ＥＡＲ）６の値にもとづき、ＥｙとＥｘに定めら
れた論理により値を送出する。この後、診断プログラム
は、ＥｙとＥｘの値を評価する。そして、Ｅｙ＝１’、
Ｅｘ＝Ｏな゛らば、ずべての回路および誤り検出回路は
正常と判定する。
ＡＲ）６に対し、誤り検出回路信号を特定するための値
「２」を格納する。診断回路５は、エラーアドレスレジ
スタ（ＥＡＲ）６の値にもとづき、ＥｙとＥｘに定めら
れた論理により値を送出する。この後、診断プログラム
は、ＥｙとＥｘの値を評価する。そして、Ｅｙ＝１’、
Ｅｘ＝Ｏな゛らば、ずべての回路および誤り検出回路は
正常と判定する。
第１図は、実施例における診断回路の詳細を示す図であ
り、図中、第２図と同一番号、同一符号のものは同一の
もの、１０−１〜１０−ｎは誤り検出回路からの出力を
保持するラッチ、１１と１２は診断出力Ｅ）’、Ｅｘを
保持するランチ、１３はケコーダ、１４−１〜１４〜ｎ
は否定回路、１５−１〜１５ｎおよび１６−１〜１６−
ｎはアンド回路、１７および１８はオア回路である。
り、図中、第２図と同一番号、同一符号のものは同一の
もの、１０−１〜１０−ｎは誤り検出回路からの出力を
保持するラッチ、１１と１２は診断出力Ｅ）’、Ｅｘを
保持するランチ、１３はケコーダ、１４−１〜１４〜ｎ
は否定回路、１５−１〜１５ｎおよび１６−１〜１６−
ｎはアンド回路、１７および１８はオア回路である。
エラーアドレスレジスタＩＡＲ）６に格納すれた値は、
デコーダ１３によりデコードされ、いずれか１つのデコ
ード出力信号ＤＡがオンとなる。
デコーダ１３によりデコードされ、いずれか１つのデコ
ード出力信号ＤＡがオンとなる。
誤り検出回路２からの出力信号はそれぞれ対応するラッ
チＥＲに保持される。そして、ラッチＥＲｉの出力とデ
コード出力ＤＡｉとがアンド回路１６−１に入力され、
その論理積出力がオア回路１７の入力となる。オア回路
１７の出力は、ラッチ１１に保持され、Ｅｙとして出力
される。また、デコード出力ＤＡｉは、否定回路１４ｉ
により逆論理信号となり、アンド回路１５ｉの一方の入
力となり、ラッチＥＲｉの出力と論理積がとられ、オア
回路１８の入力となる。そして、ラッチ１２で保持され
、Ｅｘとして出力される。
チＥＲに保持される。そして、ラッチＥＲｉの出力とデ
コード出力ＤＡｉとがアンド回路１６−１に入力され、
その論理積出力がオア回路１７の入力となる。オア回路
１７の出力は、ラッチ１１に保持され、Ｅｙとして出力
される。また、デコード出力ＤＡｉは、否定回路１４ｉ
により逆論理信号となり、アンド回路１５ｉの一方の入
力となり、ラッチＥＲｉの出力と論理積がとられ、オア
回路１８の入力となる。そして、ラッチ１２で保持され
、Ｅｘとして出力される。
このような構成をとることにより、被診断回路および各
検出回路が正常であるかぎり、故障検出を行なった誤り
検出回路をエラーアドレスレジスタ（ＥＡ’Ｒ）６にて
指定したときＥ ”Ｉ ＝ １ 、 Ｅｘ＝０となる
。そして、故障検出を行なうべき誤り検出回路が正常に
動作しないときはＥｙ＝ｏとなり、また、故障検出を行
なわないはずの誤り検出回路が正常に動作しないときは
Ｅｘ＝ｌとなり、誤り検出回路および被診断回路の異常
を速やかに検出することができる。
検出回路が正常であるかぎり、故障検出を行なった誤り
検出回路をエラーアドレスレジスタ（ＥＡ’Ｒ）６にて
指定したときＥ ”Ｉ ＝ １ 、 Ｅｘ＝０となる
。そして、故障検出を行なうべき誤り検出回路が正常に
動作しないときはＥｙ＝ｏとなり、また、故障検出を行
なわないはずの誤り検出回路が正常に動作しないときは
Ｅｘ＝ｌとなり、誤り検出回路および被診断回路の異常
を速やかに検出することができる。
（ト）発明の効果
本発明によれば、情報処理装置における誤り検出回路の
チェックを迅速に行なうことが可能となり、その実用上
の効果は大である。
チェックを迅速に行なうことが可能となり、その実用上
の効果は大である。
第１図は実施例における診断回路の詳細を示す。
図、第２図は本発明による診断方式の動作態様を説明す
る図である。 図中、１は被診断回路、２−１〜２−ｎは誤り検出回路
、５は診断回路゛、６はエラーアドレスレジスタ、１０
−１〜１０−’ｎ、１１．１２はう・７チである。 →Ｅχ Ｌ／２ 第 ｊ 図 第２図
る図である。 図中、１は被診断回路、２−１〜２−ｎは誤り検出回路
、５は診断回路゛、６はエラーアドレスレジスタ、１０
−１〜１０−’ｎ、１１．１２はう・７チである。 →Ｅχ Ｌ／２ 第 ｊ 図 第２図
Claims (1)
- 複数個の誤り検出回路を有する情報処理装置において、
与えられた指定情報にもとづき個々の誤り検出回路を指
定する第１の手段と、上記第１の手段で指定された誤り
検出回路の出力を選択する第２の手段と、上記第１の手
段によって指定可能な誤り検出回路のうち与えられた指
定情報によって指定されていない他の全ての誤り検出回
路の出力が誤りを検出していない状態であるか否かを判
定する第３の手段をもうけ、上記第１の手段で指定した
誤り検出回路を診断する場合に、当該誤り検出回路の出
力状態を上記第２の手段によって判別し、当該誤り検出
回路以外の誤り検出回路の出力で誤りを検出しているか
否かを上記第３の手段によって判別するように構成した
ことを特徴とする情報処理装置の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143655A JPS6123251A (ja) | 1984-07-11 | 1984-07-11 | 情報処理装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143655A JPS6123251A (ja) | 1984-07-11 | 1984-07-11 | 情報処理装置の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123251A true JPS6123251A (ja) | 1986-01-31 |
Family
ID=15343841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59143655A Pending JPS6123251A (ja) | 1984-07-11 | 1984-07-11 | 情報処理装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123251A (ja) |
-
1984
- 1984-07-11 JP JP59143655A patent/JPS6123251A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253183A (en) | Method and apparatus for diagnosing faults in a processor having a pipeline architecture | |
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| JPS6226734B2 (ja) | ||
| JPS6123251A (ja) | 情報処理装置の診断方式 | |
| JPS6088370A (ja) | 論理回路 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPS6336534B2 (ja) | ||
| JPH0455774A (ja) | 同期型ｆｆ間のオーバディレイテスト方式 | |
| JP2595029B2 (ja) | 診断容易化回路を有するｌｓｉ | |
| JPS61262856A (ja) | 試験回路 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JPS6088371A (ja) | 論理回路 | |
| JPS58144954A (ja) | 診断方式 | |
| JPS61195431A (ja) | 自動検査可能なパリテイチエツク回路 | |
| JP2793526B2 (ja) | スーパースカラープロセッサ | |
| JPH02140678A (ja) | 集積回路のテスト方法 | |
| JPH0424832A (ja) | 障害検出回路の診断方式 | |
| JPS5868156A (ja) | 集積回路 | |
| JPS6244842A (ja) | スキヤンパス診断回路 | |
| JPH03226842A (ja) | 不良回路ブロック検出システム | |
| JPH0511029A (ja) | 故障診断方式 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPS63145542A (ja) | モジュロｗ回路 | |
| JPH02278343A (ja) | 診断方式 | |
| JPH0330514A (ja) | 誤り検査回路 |