JPS61232631A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61232631A JPS61232631A JP60074820A JP7482085A JPS61232631A JP S61232631 A JPS61232631 A JP S61232631A JP 60074820 A JP60074820 A JP 60074820A JP 7482085 A JP7482085 A JP 7482085A JP S61232631 A JPS61232631 A JP S61232631A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- oxide film
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は放射線の存在する環境下で用いる半導体装置に
関［７、特に素子間分離の特性向上全図った半導体装置
に関する。
関［７、特に素子間分離の特性向上全図った半導体装置
に関する。
現在、一般に使用されている半導体集積回路装置の素子
間分離領域やフィールド領域は、ｌｌ）ＣＯ８法等によ
ってシリコン基板に深く埋設するように形成した厚い（
約５０００Ａ程度）シリコン酸化膜で構成している。例
えに、第９図に示すよりにＭＯ８型トランジスタを素子
として有する半導体集積回路装置では、シリコン基板２
１の主面に分離領域およびフィールド領域としてのシリ
コン酸化膜２２を形成し、このシリコン酸化膜２２で画
成される素子領域にゲート絶縁膜２３、ゲート電極２４
およびソース・ドレイン領域２５を形成してＭＯａ型ト
ランジスタ全構成している。
間分離領域やフィールド領域は、ｌｌ）ＣＯ８法等によ
ってシリコン基板に深く埋設するように形成した厚い（
約５０００Ａ程度）シリコン酸化膜で構成している。例
えに、第９図に示すよりにＭＯ８型トランジスタを素子
として有する半導体集積回路装置では、シリコン基板２
１の主面に分離領域およびフィールド領域としてのシリ
コン酸化膜２２を形成し、このシリコン酸化膜２２で画
成される素子領域にゲート絶縁膜２３、ゲート電極２４
およびソース・ドレイン領域２５を形成してＭＯａ型ト
ランジスタ全構成している。
前述した分離領域構造・する半導体集積回路装置では、
分離領域を構成するシリコン酸化Ｍ２２の膜厚が太きい
ため、寄生ＭＯ８トランジスタが発生したり界面準位に
よるリーク電流が流れ易く、素子分離機能が破壊される
という問題かめる。
分離領域を構成するシリコン酸化Ｍ２２の膜厚が太きい
ため、寄生ＭＯ８トランジスタが発生したり界面準位に
よるリーク電流が流れ易く、素子分離機能が破壊される
という問題かめる。
即ち、宇宙空間や原子炉周辺では電子、陽子、α線等の
粒子、ＸＭあるいはガンマ線などの放射線が大量に存在
し、これらが半導体基板内に入射するとシリコン酸化膜
中に正電荷を蓄積したり、シリコン酸化膜とシリコンの
界面に界面準位を発生させる。この蓄積する正電荷量お
よび界面準位ｆｉｌ−はシリコン酸化膜の膜厚増加と共
に急派に増大し、したがって厚膜に形成された従来の分
離領域構造では多量の正電荷および界面準位が発生し、
前述したリーク電流の問題が生じることになる。
粒子、ＸＭあるいはガンマ線などの放射線が大量に存在
し、これらが半導体基板内に入射するとシリコン酸化膜
中に正電荷を蓄積したり、シリコン酸化膜とシリコンの
界面に界面準位を発生させる。この蓄積する正電荷量お
よび界面準位ｆｉｌ−はシリコン酸化膜の膜厚増加と共
に急派に増大し、したがって厚膜に形成された従来の分
離領域構造では多量の正電荷および界面準位が発生し、
前述したリーク電流の問題が生じることになる。
本発明者の検討によれば、電離放射線が半導体装置内に
入射するとシリコン酸化膜中に電子−正孔対が発生する
。その後、その一部は再結合して消滅するが、一部の電
子および正孔はシリコン酸化膜中に捕捉される。その際
電子の移動度は大きく、正または負のバイアスが酸化膜
に印加されると短時間のうちにそのほとんどは酸化膜９
Ｓに拡散する。−万、正孔は移動度が小さくシリコン酸
化膜内で捕捉され易いために正の固定電荷が形成される
。また、シリコン酸化膜とシリコン基板の界面に捕捉さ
れた正孔が界面顛位を形成する。これらが前述した問題
の生じるメカニズムと考えられる。
入射するとシリコン酸化膜中に電子−正孔対が発生する
。その後、その一部は再結合して消滅するが、一部の電
子および正孔はシリコン酸化膜中に捕捉される。その際
電子の移動度は大きく、正または負のバイアスが酸化膜
に印加されると短時間のうちにそのほとんどは酸化膜９
Ｓに拡散する。−万、正孔は移動度が小さくシリコン酸
化膜内で捕捉され易いために正の固定電荷が形成される
。また、シリコン酸化膜とシリコン基板の界面に捕捉さ
れた正孔が界面顛位を形成する。これらが前述した問題
の生じるメカニズムと考えられる。
通常、人工衛星搭載用の半導体集積回路装置では１０
ｒａｄ（８ｉ ）以、上の放射線耐量が要求されている
が、現在実用化されている６０００Ａの躾ｎのシリコン
酸化膜では、ＮチャネルＭＯｆ’ｌ型構造で１０”ｒａ
ｄ（８ｉ） 、ＣＭ０８１ｐｔ造で１０ ｒａｄ（８０
程度の耐量し〃）得られていない。
ｒａｄ（８ｉ ）以、上の放射線耐量が要求されている
が、現在実用化されている６０００Ａの躾ｎのシリコン
酸化膜では、ＮチャネルＭＯｆ’ｌ型構造で１０”ｒａ
ｄ（８ｉ） 、ＣＭ０８１ｐｔ造で１０ ｒａｄ（８０
程度の耐量し〃）得られていない。
なお、シリコン酸化膜を薄くすれば放射線耐量は増加で
きるが、反面シリコン酸化膜上に延設する配線とシリコ
ン基板間の配線容量が増大し、回路の機能低下を生じて
しまう。
きるが、反面シリコン酸化膜上に延設する配線とシリコ
ン基板間の配線容量が増大し、回路の機能低下を生じて
しまう。
本発明の半導体装置は、素子の分離領域全シリコン酸化
膜とその上に形成したボロンリンガラス層とで構成する
０また、シリコン酸化膜上に化学気相成長したシリコン
窒化膜を形成してもよく、更にはボロンリンガラス層上
にシリコン窒化膜とボロンリンガラス層全交互に形成し
てもよい。
膜とその上に形成したボロンリンガラス層とで構成する
０また、シリコン酸化膜上に化学気相成長したシリコン
窒化膜を形成してもよく、更にはボロンリンガラス層上
にシリコン窒化膜とボロンリンガラス層全交互に形成し
てもよい。
次に、本発明について図面を参照して説明する。
第１図ないし第８図は本発明ｔＰ型シリコン基板上に形
成したＮチャネルＭＯ８型トランジスタをその製造工程
に従って示す図である。
成したＮチャネルＭＯ８型トランジスタをその製造工程
に従って示す図である。
先ず、第１図のようにＰ型シリコン基板ｌの表面に薄い
シリコン酸化膜２とシリコン窒化膜３全形成し、後これ
ら全７オトレジス）ｔ−利用した公知の蝕刻技術によっ
て図示のようにパターニングする。そして、このシリコ
ン窒化Ｊ［３ｔ−マス／！：し、異方性プラズマエツチ
ングおよび湿式エツチングを組合わせて前記シリコン基
板ｌの表面金弟２図のように選択的に蝕刻する。このと
き、湿式エツチング工程は蝕刻面金平滑にしさらにプラ
ズマエツチングによるダメージを除去するのに有効であ
る。また、蝕刻の深さは製造する半導体集積回路の集積
度により決定されるが、数百ｎｍ〜数μｍ程度である。
シリコン酸化膜２とシリコン窒化膜３全形成し、後これ
ら全７オトレジス）ｔ−利用した公知の蝕刻技術によっ
て図示のようにパターニングする。そして、このシリコ
ン窒化Ｊ［３ｔ−マス／！：し、異方性プラズマエツチ
ングおよび湿式エツチングを組合わせて前記シリコン基
板ｌの表面金弟２図のように選択的に蝕刻する。このと
き、湿式エツチング工程は蝕刻面金平滑にしさらにプラ
ズマエツチングによるダメージを除去するのに有効であ
る。また、蝕刻の深さは製造する半導体集積回路の集積
度により決定されるが、数百ｎｍ〜数μｍ程度である。
前記蝕刻により形成された溝内には前記シリコン窒化膜
３をマスクとしてボロン等のＰ型不純物をイオン注入し
、チャネルストッパ領域４を形成しておく。
３をマスクとしてボロン等のＰ型不純物をイオン注入し
、チャネルストッパ領域４を形成しておく。
次に、表面の熱酸化処理上行ない、第３図のようにシリ
コン窒化膜３の存在しない箇所、つまり前工程で形成さ
れたチャネルストッパ領域４上に膜厚１０〜１１００ｎ
程度のシリコン熱欧化膜５を形成する。
コン窒化膜３の存在しない箇所、つまり前工程で形成さ
れたチャネルストッパ領域４上に膜厚１０〜１１００ｎ
程度のシリコン熱欧化膜５を形成する。
更に、第４図に鎖線で示すように、全面にシリコン窒化
膜６Ａとボロンリンガラスｍ７Ａｔ−堆ｆｆｔした後フ
ォトレジスト８を厚く形成し、このフォトレジスト８を
パターニングしてマスクを形成した上でプラズマエツチ
ング等によりボロンリンガラス層７Ａとシリコン窒化Ｍ
６Ａｋ選択エツチングする。これにより、前記シリコン
熱酸化膜５上にのみ同図に実線で示すシリコン窒化膜６
とボロンリンガラスｗ１７を積層状態に形成できる。前
記シリコン窒化膜３とシリコン酸化膜２はその後エツチ
ング除去し、これにより第５図の構造會得る。
膜６Ａとボロンリンガラスｍ７Ａｔ−堆ｆｆｔした後フ
ォトレジスト８を厚く形成し、このフォトレジスト８を
パターニングしてマスクを形成した上でプラズマエツチ
ング等によりボロンリンガラス層７Ａとシリコン窒化Ｍ
６Ａｋ選択エツチングする。これにより、前記シリコン
熱酸化膜５上にのみ同図に実線で示すシリコン窒化膜６
とボロンリンガラスｗ１７を積層状態に形成できる。前
記シリコン窒化膜３とシリコン酸化膜２はその後エツチ
ング除去し、これにより第５図の構造會得る。
続いて第６図以降は通常のＭＯ８型トランジスタを形成
する工程金そのまま用いており、同図のように露呈され
たシリコン基板１衣面に熱酸化によりゲート酸化層９全
形成し、リン全含有する多結晶シリコン又は高融点金網
等でゲート電極１゜を形成する。そして、第７図のよう
にこのゲートを極１０の側面酸化全行なった後、砒素等
のへ型不純物を自己整合法によりイオン注入してソース
・ドレイン領域１１に形成する。
する工程金そのまま用いており、同図のように露呈され
たシリコン基板１衣面に熱酸化によりゲート酸化層９全
形成し、リン全含有する多結晶シリコン又は高融点金網
等でゲート電極１゜を形成する。そして、第７図のよう
にこのゲートを極１０の側面酸化全行なった後、砒素等
のへ型不純物を自己整合法によりイオン注入してソース
・ドレイン領域１１に形成する。
その後、第８図のように化学気相成長したリンガラスあ
るいはシリコン酸化膜等の保護絶縁膜１２で全体全被覆
した後、ソース電極１３およびドレイン電極１４全形成
すれはＭＯｉ’ｌ型トランジスタが完成される。なお、
このＭＯ８型トランジスタ上には更に図外のシリコン窒
化膜全保護膜として形成する。
るいはシリコン酸化膜等の保護絶縁膜１２で全体全被覆
した後、ソース電極１３およびドレイン電極１４全形成
すれはＭＯｉ’ｌ型トランジスタが完成される。なお、
このＭＯ８型トランジスタ上には更に図外のシリコン窒
化膜全保護膜として形成する。
このように形成された半導体集積回路装置は、分離領域
がシリコン熱酸化膜５、シリコン窒化膜６およびボロン
リンガラス７の積層４ｓ造として構成されているので、
シリコン窒化膜６、ボロンリンガラス７およびその界Ｔ
ｋＩには多量の電子−正孔再結合中心か存在される。こ
のため、電子−正孔の再結合が頻繁に起り、シリコン熱
酸化膜５中に発生する１甫１荷帛が減少される。また、
シリコン熱酸化膜５とシリコン窒化膜６の界面ｅこも同
様に高密度の電子−１Ｆ正孔結合中心が存在し、［−た
がってシリコン窒化膜６中で生成された止孔が仮にシリ
コン熱酸化膜５とシリコン窒化膜６の界面にまで拡散し
てもこの界面で捕捉されることになる。
がシリコン熱酸化膜５、シリコン窒化膜６およびボロン
リンガラス７の積層４ｓ造として構成されているので、
シリコン窒化膜６、ボロンリンガラス７およびその界Ｔ
ｋＩには多量の電子−正孔再結合中心か存在される。こ
のため、電子−正孔の再結合が頻繁に起り、シリコン熱
酸化膜５中に発生する１甫１荷帛が減少される。また、
シリコン熱酸化膜５とシリコン窒化膜６の界面ｅこも同
様に高密度の電子−１Ｆ正孔結合中心が存在し、［−た
がってシリコン窒化膜６中で生成された止孔が仮にシリ
コン熱酸化膜５とシリコン窒化膜６の界面にまで拡散し
てもこの界面で捕捉されることになる。
これにより、界面準位発生量は減少することになる。な
お、シリコン熱酸化膜５はシリコン窒化膜６との界面で
ＩＦ孔の拡散ケ抑える以外に放射線照射前の界面準位を
低減する機能をも自する（気相成長したシリコン窒化膜
とシリコンｉ＆の胃向け、通常初Ｊ４７１の界面準位密
ＩＷは比較向火きい）。
お、シリコン熱酸化膜５はシリコン窒化膜６との界面で
ＩＦ孔の拡散ケ抑える以外に放射線照射前の界面準位を
低減する機能をも自する（気相成長したシリコン窒化膜
とシリコンｉ＆の胃向け、通常初Ｊ４７１の界面準位密
ＩＷは比較向火きい）。
また、ボロンリンガラスは放射線耐性が晶い（正電荷蓄
檀開が小さい）のみならず、比較的低温でリフローが可
能であるため深い溝への埋め込みが容易であるという利
点もある。更に、シリコン窒化膜６は電子−正孔再結合
中心として寄与する以外に、ボロンリンガラス層７中の
ボロンが高温熱処理によってシリコン基板ｌへ拡散する
の全抑制する作用本ある。
檀開が小さい）のみならず、比較的低温でリフローが可
能であるため深い溝への埋め込みが容易であるという利
点もある。更に、シリコン窒化膜６は電子−正孔再結合
中心として寄与する以外に、ボロンリンガラス層７中の
ボロンが高温熱処理によってシリコン基板ｌへ拡散する
の全抑制する作用本ある。
ここで、前記したボロンリンガラス層７はシリコン熱酸
化膜５上に面接形成してもよく、この場合には前述した
シリコン熱酸化膜５とシリコン窒化膜６の界面における
作用は全てシリコン熱酸化膜５とボロンリンガラス＃７
の界面においても同様である。更に、ボロンリンガラス
層７の上に、シリコン窒化膜とボロンリンガラス＃’に
交互に堆積してもよく、耐性を一層向上することができ
る。
化膜５上に面接形成してもよく、この場合には前述した
シリコン熱酸化膜５とシリコン窒化膜６の界面における
作用は全てシリコン熱酸化膜５とボロンリンガラス＃７
の界面においても同様である。更に、ボロンリンガラス
層７の上に、シリコン窒化膜とボロンリンガラス＃’に
交互に堆積してもよく、耐性を一層向上することができ
る。
以上峠、明したように本発明は、素子分離領域をシリコ
ン酸化膜とボロンリンガラス層とでｍａしているので、
電離放射線が分離領域に入射しても生成された電子およ
び正孔はほとんど再結合して消滅し、ｉ’Ｆ １１を荷
蓄イ°ａ輪が大幅に減少する。火］児に寄生ＭＯ８トラ
ンジスタのしきい領電圧の変動ケＩ Ｘ １０ ｒａｄ
（８りの照射でも数Ｖ １．’ ＩＩＪに抑えることが
できた。また正孔がシリコン酸化膜とシリコン基板界面
まで拡散し難いため’Ｗ而面ず１１発牛−も少なくなる
。したがって隣接したＭ０８型トランジスタ間のリーク
電流はＩ Ｘ ］Ｏｒａｄ（Ｓり照射においてもほとん
ど観測されず耐放射線性ケ大幅に向上することができる
。
ン酸化膜とボロンリンガラス層とでｍａしているので、
電離放射線が分離領域に入射しても生成された電子およ
び正孔はほとんど再結合して消滅し、ｉ’Ｆ １１を荷
蓄イ°ａ輪が大幅に減少する。火］児に寄生ＭＯ８トラ
ンジスタのしきい領電圧の変動ケＩ Ｘ １０ ｒａｄ
（８りの照射でも数Ｖ １．’ ＩＩＪに抑えることが
できた。また正孔がシリコン酸化膜とシリコン基板界面
まで拡散し難いため’Ｗ而面ず１１発牛−も少なくなる
。したがって隣接したＭ０８型トランジスタ間のリーク
電流はＩ Ｘ ］Ｏｒａｄ（Ｓり照射においてもほとん
ど観測されず耐放射線性ケ大幅に向上することができる
。
第１図ないし第８図は本発明の半導体ｙｉ、ｌ鉦ケ製造
工稈１１１１に説明するための断面図、第９図は従来０
ＭＯ８型トランジスタの構造の断面図である。 ■−・シリコン基板、２・・シリコン酸化膜、３−シリ
コン窒化膜、４・・・チャネルストッパ領域、５・・シ
リコン熱酸化膜、６ シリコン窒化膜、７ボロンリンガ
ラス、８・・・フォトレジスト、９・ ゲート酸化膜、
１０ ・ゲート電極、１１・・ソース・ドレイン領域、
１２−保護絶縁膜、Ｘ３ ンース電極、１４・・ドレイ
ン電極。
工稈１１１１に説明するための断面図、第９図は従来０
ＭＯ８型トランジスタの構造の断面図である。 ■−・シリコン基板、２・・シリコン酸化膜、３−シリ
コン窒化膜、４・・・チャネルストッパ領域、５・・シ
リコン熱酸化膜、６ シリコン窒化膜、７ボロンリンガ
ラス、８・・・フォトレジスト、９・ ゲート酸化膜、
１０ ・ゲート電極、１１・・ソース・ドレイン領域、
１２−保護絶縁膜、Ｘ３ ンース電極、１４・・ドレイ
ン電極。
Claims (1)
- 【特許請求の範囲】 １、半導体基板に形成された多数の素子間を電気的に分
離する素子分離領域を有する半導体装置において、前記
素子分離領域は半導体基板の表面を酸化した酸化膜と、
この酸化膜上に化学気相成長したボロンリンガラス層と
で構成したことを特徴とする半導体装置。 ２、酸化膜とボロンリンガラス層との間に窒化膜を形成
してなる特許請求の範囲第１項記載の半導体装置。 ３、ボロンリンガラス層上に窒化膜とボロンリンガラス
層とを交互に形成してなる特許請求の範囲第１項又は第
２項記載の半導体装置。 ４、半導体基板はシリコン基板であり、酸化膜、窒化膜
は夫々シリコン酸化膜、シリコン窒化膜である特許請求
の範囲第１項ないし第３項のいずれかに記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074820A JPH0695550B2 (ja) | 1985-04-09 | 1985-04-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074820A JPH0695550B2 (ja) | 1985-04-09 | 1985-04-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61232631A true JPS61232631A (ja) | 1986-10-16 |
| JPH0695550B2 JPH0695550B2 (ja) | 1994-11-24 |
Family
ID=13558329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074820A Expired - Fee Related JPH0695550B2 (ja) | 1985-04-09 | 1985-04-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695550B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104158A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | 半導体集積回路装置 |
| JPH02156552A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106133A (ja) * | 1982-12-09 | 1984-06-19 | Nec Corp | 集積回路装置 |
-
1985
- 1985-04-09 JP JP60074820A patent/JPH0695550B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106133A (ja) * | 1982-12-09 | 1984-06-19 | Nec Corp | 集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104158A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | 半導体集積回路装置 |
| JPH02156552A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695550B2 (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62188277A (ja) | 低濃度ド−プド構造形成方法 | |
| JPH06101547B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JPS60193371A (ja) | 半導体装置の製造方法 | |
| JP2949947B2 (ja) | 半導体装置 | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JP2595982B2 (ja) | 半導体装置 | |
| JP2904068B2 (ja) | 半導体装置の製造方法 | |
| JPS6240741A (ja) | 半導体装置 | |
| JP2680448B2 (ja) | 耐放射線半導体装置の製造方法 | |
| JPS6193641A (ja) | 半導体装置 | |
| JPH06244428A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP2914026B2 (ja) | 半導体装置 | |
| JPS63258063A (ja) | 半導体装置 | |
| JP2847790B2 (ja) | 相補型ｍｏｓトランジスタの製造方法 | |
| JPS59191378A (ja) | 固体撮像素子の製法 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
| JPH024134B2 (ja) | ||
| JPS587859A (ja) | 半導体記憶装置の製造方法 | |
| JPH02309664A (ja) | 相補型半導体装置 | |
| JPS60148143A (ja) | 耐放射線性の強化された半導体装置 | |
| JPH07115125A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01223776A (ja) | 半導体装置 | |
| JPH04225532A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |