JPS612346A - 多層配線の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は電極配線技術に関し、特に高集積化と信頼性の
向上を図った多層配線の製造に利用して有効な技術に関
するものである。

〔背景技術〕

一般に多層配線構造を備えた半導体装置においては、上
、下部の配線間に形成された絶縁膜にスルーホールを形
成し、このスルーホールの開口部内に上部配線の一部を
延在させることにより上部配線と下部配線とを電気的に
接続している。そして、このスルーホールは、フォトレ
ジスト技術を用いて絶縁膜上にマスクを形成し、このマ
スクによって絶縁膜を部分的にエツチングすることによ
って形成している。しかしながら微細化の進行に伴なっ
て次のような問題点が生ずることが本発明者によって明
らかにされた。

（１）スルーホールのエツチングに、微細化の点で有利
な異方性のドライエツチング法を利用すると、スルーホ
ールの開口部に急峻な傾斜が形成されることになり、開
口部における上部配線材料の付着が困難になって断線、
抵抗増大等の信頼性を低下させる原因となる。また、こ
の種のホールはアスペクト比（孔の深さと低面積の比）
が大きくなるため、このホール内へ入射させるスパッタ
エッチ（導通を阻害させる原因となる絶縁物を除去する
）用のＡｒ＋イオンの入射角が小さくなり、そのスパッ
タエッチ効率が低下されて導通部の接触抵抗を低減ない
し安定化することが困難になる。

（２）スルーホールの形成に利用されるフォトレジスト
技術ではマスクが必要とされるが、このマスクの位置合
せ精度の向上には限度があり多少の合せ誤差は避けられ
ない。このため、形成されたスルーホールの低部にはス
ルーホールと下部配線とのマスク合せズレ部において下
部配線側部に深くて急峻な溝（フレバス）が形成され、
この部分における上部配線材料の付着が極めて困難であ
るばかりでなく、隣接配線間耐圧が劣化するなど信頼性
が低下されることになる。

ドライエツチング技術について記述しである文献として
、電子材料１９８１年別冊、工業調査会発行、昭和５６
年１１月１０日発行、Ｐ１３１〜Ｐ１３６がある。また
、フォトレジスト技術について記述しである文献として
電子材料１９８３年別冊、工業調査会発行、昭和５８年
１１月１５日発行、Ｐ９２〜Ｐ９６がある。

〔発明の目的〕

本発明の目的は高集積化を図ると共に上、下部配線の接
続の信頼性を向上でき、合わせて容易にコンタクト構造
を形成することのできる多層配線の製造技術を提供する
ことにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、多層に形成した下部配線のコンタクト部位の
みを覆った状態で下部配線をエツチングして膜厚を低減
し、かっこの上面に絶縁膜を形成した後にエツチングバ
ックして前記コンタクト部位のみを露呈させ、その上で
上部配線を形成することにより、スルーホールを形成す
る必要はなくしかも自己整合的にコンタクト構造を構成
でき、これにより信頼性を高い配線コンタクトが得られ
かつその微細化により高集積化を達成−することができ
る。

〔実施例〕

第１図（Ａ）〜（Ｊ）は本発明を下部配線と上部配線を
備えた２層配線構造の半導体装置の製造に適用した実施
例を工程順に示す一実施例である。

先ず、同図（Ａ）のように、シリコン単結晶からなる半
導体基板１上に不純物拡散層を形成して半導体素子（例
えばバイポーラトランジスタ、ＭＯ８形トランジスタ等
、図示せず）を構成し、その上に二酸化シリコンの薄い
絶縁膜２を形成する。

そして、この絶縁膜２上には下部配線８を構成するため
の金属膜３を例えば蒸着法によって形成する。この場合
、金属膜３は比較的に厚い上、下の膜４．５と、その中
間の薄い膜６とで３層に形成している。上、下の膜４．
５の材料には導電性のよいアルミニウム合金を使用し、
中間の膜６にはアルミニウム合金に対してエツチング速
度の遅いタンタル、タングステン、モリブデン等をエツ
チングのストッパ膜として使用する。また、上、中、下
の各膜４．６．５の膜厚は、例えば、１．５μｍ。

０．２μｍ、１．０μｍとしているしかる上で金属膜３
の上に下部配線パターニング用のマスク部材７、例えば
フォトレジスト膜をパターン形成し、このマスク部材７
を用いて上、中、下膜４．６．５を順次ドライエツチン
グする。これにより、同図（Ｂ）に示す下部配線８が形
成される。

次いで、同図（Ｃ）のように前記下部線８の上膜４の表
面高さよりも厚い厚さに第１フォトレジスト膜９を塗布
形成し、更にその上に中間膜としてＳＯＧ膜１膜上０く
形成し、その上に今度は第２フオトレジスト膜１１を形
成する。そして、前記下部配線８のコンタクト部位（後
述する上部配線１４との接続を行なう部位）１２にのみ
第２フオトレジスト膜１１が残存されるように第２フオ
トレジスト膜１１の露光、現像処理を行なう。続いて、
今度はこの残存第２フオトレジスト膜１１をマスクとし
て前記ＳｏＧ膜１０をエツチングする（図Ｄ）。次に前
記ＳＯＧをマスクとして、第１フオトレジスト膜９を、
例えば、酸素プラズマアッシャ−により同図（Ｅ）のよ
うに第１、のフォトレジスト膜９とＳＯＧ膜１膜上０り
、下部配線８はコンタクト部位１２のみが覆われ他の部
分は露呈された状態となる。

なお、この場合、第２フオトレジスト膜１１のマスク合
わせに際しては図示ΩＳの範囲の位置合せ誤差が許容で
きることになる。更に、第１フオトレジスト膜９は全面
に残されるようにすることが肝要であり、これは後述す
る。同図（Ｅ）の平面状態を第２図に示す。

次に、第１図（Ｆ）のように、第１フオトレジスト膜９
、およびＳＯＧ膜１膜上０露呈されている下部配線８の
上膜４をドライエツチング法により自己整合的にエツチ
ングする。これにより、エツチング選択比のある中膜６
がストッパとして作用し、上膜４のみのエツチングが行
なわれる。このとき、コンタクト部位１２がエツチング
されないことは言うまでもない。その後、第１フオトレ
ジスト膜９、とＳＯＧ膜１膜上０去することにより同図
（Ｇ）の構造が得られる。

そして、同図（Ｈ）のように、プレーナ型バイアススパ
ッタ技術によって二酸化シリコンの絶縁膜１３を下部配
線８が全て覆われる厚さく例えば３．０μｍ）に形成す
る。この絶縁膜１３は上面が平坦に形成されることは既
に知られているところであり、したがってこの絶縁膜１
３を上面からエツチング進行させることにより下部配線
８のコンタクト部位１２のみが露呈される状態が生じる
。

そして、この状態でエツチングを停止して同図（丁）の
構造とし、しかる上で絶縁膜１３上に上部配線１４を常
法により形成すれば、コンタク１〜部位１２において下
部、上部の各配線１４．８の接続が得られることになり
、同図（Ｊ）の多層配線が完成される。

したがって、この製造方法によれば、コンタク１−ホー
ルをエツチング形成する必要が全くないので、急峻なホ
ールの形状に伴なう種々の不具合は防止できる。一方、
下部配線８におけるコンタクト部位１２の形成に際して
の下部配線のエンチングにおいては、下部配線８に設け
たストッパとしての中膜６の作用および、第１のフォト
レジスト９、と５ＯＧＩＯのマスク作用によって自己整
合的に行なうことができ、マスク合せ誤差による不具合
が生じることはない。更に、上部配線１４との接続には
下部配線８のコンタクト部位１２を直接使用するので、
接触抵抗等も小さくでき、安定性および信頼性を向上で
きる。また、前記下部配線のエツチング時には第１フオ
トレジス１へ９を残しているので半導体基板１にエツチ
ングダメージが生じることもない。更に、コンタクト部
位１２を極めて微細に形成できるので、装置の微細化、
高集積化に有効となる。

〔効果〕

（１）フォトレジスト膜等のマスク材で下部配線のコン
タクト部位を覆い、他の部位を露呈させて下部配線のエ
ツチングを行なうので、コンタク１一部位を自己整合的
に形成することができ、これによりマスクの位置合せ誤
差等に伴なう接続不良や接続抵抗の増大を確実に防止で
き、これにより配線の信頼性を向上できる。

（２）下部配線の一部をコンタク１〜部位として自己整
合エツチングにより形成するので、マスクを使用する方
法に対してコンタクト部の微細化を進めることができ、
これにより高集積化を達成することができる。

（３）下部配線を多層（三層）構造とし、中間にエツチ
ングストッパとしての中膜を形成しているので、コンタ
クト部位以外の下部配線のエツチング時におけるエツチ
ングコントロールを極めて容易に行なうことができる。

（４）下部配線のエツチング時にマスク部材を半導体基
板上に残しているので、半導体基板をエツチングダメー
ジから保護することができる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、下部配線は
三層に形成しているがエツチング選択比との関係によっ
ては二層或いは四層以上に形成してもよい。また、マス
クとしての第１、第２フオトレジスト膜も他の有機樹脂
等を使用できる。勿論、絶縁膜の材質やその製法も適宜
変更できる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるモノリシック型の半
導体装置の多層配線に適用した場合について説明したが
、それに限定されるものではなく、たとえばハイブリッ
ド型半導体装置の多層配線に適用することができる。ま
た、三層以上の配線構造に適用することもできる。

【図面の簡単な説明】 第１図（Ａ）〜（Ｊ）は本発明の一実施例の製造工程図
、 第２図は、第１図（Ｅ）の平面図である。 １・・半導体基板、２・・・絶縁膜、３・・・金属膜、
４・・・上膜、５・・・下膜、６・・・中膜、８・・下
部配線、９・・・第１フオトレジスト膜、１０・・・Ｓ
ＯＧ膜、１１・・第２フオトレジスト膜、１２・・・コ
ンタクト部位、１３・・・絶縁膜、１４・・上部配線。 第　　１　　　図 第　　１　　図 （Ｄン 第　　１　　図 第　　１　　図 第　　２　　図 ／／　　〆Ｚ

Claims (1)

1. 【特許請求の範囲】 １、基板上にエッチング比の異なる層を有する多層の下
   部配線を形成する工程と、この下部配線のコンタクト部
   位のみを覆い他の部位は露呈させたマスク部材を形成す
   る工程と、露呈された下部配線を前記エッチング比の異
   なる層までエッチングする工程と、下部配線上に絶縁膜
   を形成する工程と、この絶縁膜をエッチングバックして
   前記コンタクト部位のみを露呈させる工程と、このコン
   タクト部位に接続する上部配線を形成する工程とを備え
   ることを特徴とする多層配線の製造方法。 ２、下部配線を上、下のアルミニウム合金膜と、中間の
   Ａｌ合金に比べてエッチング速度の遅いタングステン等
   の膜とで三層構造に形成してなる特許請求の範囲第１項
   記載の多層配線の製造方法。 ３、マスク部材は少なくとも二層のフォトレジストにて
   形成し、その上側のフォトレジストをパターンエッチン
   グして形成してなる特許請求の範囲第１項又は第２項記
   載の多層配線の製造方法。 ４、絶縁膜はプレーナ型バイアススパッタ技術によりそ
   の上面を平坦に形成してなる特許請求の範囲第１項又は
   第３項のいずれかに記載の多層配線の製造方法。