JPS61239721A - 昇圧回路 - Google Patents

昇圧回路

Info

Publication number
JPS61239721A
JPS61239721A JP60077547A JP7754785A JPS61239721A JP S61239721 A JPS61239721 A JP S61239721A JP 60077547 A JP60077547 A JP 60077547A JP 7754785 A JP7754785 A JP 7754785A JP S61239721 A JPS61239721 A JP S61239721A
Authority
JP
Japan
Prior art keywords
driver
capacitor
output
high voltage
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60077547A
Other languages
English (en)
Other versions
JP2548908B2 (ja
Inventor
Masao Nakano
正夫 中野
Yoshihiro Takemae
義博 竹前
Kimiaki Sato
公昭 佐藤
Osami Kodama
小玉　修巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60077547A priority Critical patent/JP2548908B2/ja
Priority to EP86302714A priority patent/EP0202025B1/en
Priority to US06/850,330 priority patent/US4704706A/en
Priority to DE8686302714T priority patent/DE3672683D1/de
Priority to KR8602786A priority patent/KR900001818B1/ko
Publication of JPS61239721A publication Critical patent/JPS61239721A/ja
Application granted granted Critical
Publication of JP2548908B2 publication Critical patent/JP2548908B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、電子機器にクロック信号を供給する電源の昇
圧回路に於いて、第１のドライバの出力でキャパシタの
一端の電位を押し上げて高圧を発生させ、その高圧出力
を第２のドライバを介して出力端に送出すると共に該出
力端と電源ラインとの間に電荷補給用トランジスタを介
挿し前記高圧と同期して該電源ラインからも電圧を供給
するごとに依り、より一層の高圧クロック信号を得られ
るように、或いは、前記キャパシタを小型化することが
できるようにしたものである。
〔産業上の利用分野〕
本発明は、例えば半導体記憶装置など電子機器にクロッ
ク信号を供給する電源に於ける昇圧回路の改良に関する
。
〔従来の技術〕
従来、例えば半導体記憶装置に於けるワード線にクロッ
ク信号を供給するには、同一形式の二つのドライバ及び
キャパシタを用いて電源電圧以上の高い電圧を得ている
。
第３図は従来例を解説する為の要部回路説明図である。
図に於いて、ＤＩ及びＤ２は同一形式のドライバ、Ｃは
高圧発生用キャパシタ、φ及びＲはクロック信号、ＯＴ
は出力端、Ｖ　ｅ　Ｃは正側電源レベル、Ｎ１はノード
をそれぞれ示している。
この従来例に於いては、ドライバＤ１及びＤ２はクロッ
ク信号φ及びＲで駆動されるようになっている。
ドライバＤ２が動作するのと同時、または、それ以前に
ドライバＤ１でキャパシタＣの一端に於ける電位を押し
上げてノードＮ１に高圧を発生させる。
この場合、キャパシタＣが高圧の電源のような働きをし
て、その電荷をドライバＤ２に依って出力端ＯＴに送出
し、高圧のクロック信号を得るようにしている。
〔発明が解決しようとする問題点〕
第３図に見られる従来例に於いては、キャパシタＣに蓄
積された電荷が出力の全てであり、従って、小型化或い
は高集積化或いは高密度化などの要求からキャパシタＣ
の面積を小さくすると出力電圧は低下することになり、
また、より以上の高′　　　　　圧を得る為にはキャパ
シタＣの面積を大きくする必要がある。
本発明は、回路に極めて簡単な改変を施すことに依り、
第３図に見られる従来例と比較して、キャパシタＣの面
積が同一であれば更に高圧を発生させることができるよ
うに、また、発生させる電圧が同一であればキャパシタ
Ｃを小型のものにすることができるようにする。
〔問題点を解決するための手段〕
本発明一実施例を解説する為の図である第１図及び第２
図を借りて説明する。
本発明の昇圧回路では、クロック信号φが入力されて動
作する第１のドライバＤＩと、該第１のドライバＤ１の
出力で一端の電位が上昇せしめられて高圧を発生するキ
ャパシタＣと、該キャパシタＣの他端から得られる高圧
をクロック信号φとして出力する第２のドライバＤ２と
、該第２のドライバＤ２の出力端ＯＴ及び電源ラインの
間に接続され且つ前記第１及び第２のドライバＤＩ及び
Ｄ２にクロック信号φに依って同期して駆動される電荷
補給用トランジスタＱとを存してなる構成を採っている
。
〔作用］ 前記手段に依ると、キャパシタＣから出力される高圧は
電荷補給用トランジスタＱを介して供給される正側電源
レベルＶＣＣで更に高圧化することができるので、より
高圧のクロック信号を利用したり、或いは、キャパシタ
Ｃの面積を縮小することが可能である。
〔実施例〕
第１図は本発明一実施例の要部回路説明図を表し、第３
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
図に於シ１て、Ｑは電荷補給用トランジスタを示してい
る。
第２図は第１図に示した回路の要所に於けるレベルの時
間に対する推移を表す線図であり、第１図に於いて用い
た記号と同記号は同部分に関するレベルの変化を指示し
ている。
本実施例に於いて、トランジスタＱはドライバＤ１及び
Ｄ２を駆動するクロック信号φがゲートに印加されるよ
うになっているから、それ等ドライバＤ１及びＤ２と同
期して動作する。
従って、ドライバＤ２の出力端ＯＴにキャパシタＣから
の高圧出力に依るクロック信号を正側電源レベルＶ　ｃ
ｃに依って更に高圧化して送出することが可能である。
本実施例に依れば、第３図に関して説明した従来例に比
較すると１かに高圧のクロック信号を送出することがで
き、また、然程の高圧が必要でなければキャパシタＣの
容量が少なくても良く、従って、その面積を小さくする
ことができる。
尚、第２図に於いては比較の為、トランジスタＱが存在
しない場合のノードＮ１に於けるレベルを一点鎖線で、
また、同じく出力端ＯＴに於けるレベルを破線でそれぞ
れ表している。
〔発明の効果〕
本発明の昇圧回、路では、従来の昇圧回路に於けるキャ
パシタからの高圧をクロック信号として送出する第２の
ドライバに於ける出力端と電源ラインとの間に電荷補給
用トランジスタを介挿し、その電荷補給用トランジスタ
を第１及び第２のドライバを駆動するクロック信号と同
じそれを以て同期して駆動するようにしている。
このようにすることに依り、第１のドライバでキャパシ
タに於ける一端の電位が押し上げられることに依り他端
から得られる高圧出力は第２のドライバの出力端に於い
て電荷補給用トランジスタから供給される正側電源レベ
ルに依って更に高圧のクロック信号として送出されるも
のである。
従って、従来技術に依る昇圧回路で得られるクロック信
号よりも温かに高圧のそれを供給することが可能であり
、また、然程の高圧を必要としなければ、キャパシタを
小さなもので済ますことができる。
【図面の簡単な説明】
第１図は本発明一実施例の要部回路説明図、第２図は第
１図に見られる回路の要所に於けるレベルの時間に対す
る推移を示す線図、第３図は従来例の要部回路説明図を
それぞれ表している。 図に於いて、Ｄｌ及びＤ２は同一形式のドライバ、Ｃは
高圧発生用キャパシタ、φ及びＲはクロック信号、ＯＴ
は出力端、Ｖ　ｃｃは正側電源レベル、Ｎ１はノード、
Ｑは電荷補給用トランジスタをそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　一 本発明一実施例の要部回路説明図 第１図 要所に於けるレベルの推移を示す線図 第２図 第３図

Claims (1)

  1. 【特許請求の範囲】 クロック信号が入力されて動作する第１のドライバと、 該第１のドライバの出力で一端の電位が上昇せしめられ
    て高圧を発生するキャパシタと、 該キャパシタの他端から得られる高圧をクロック信号と
    して出力する第２のドライバと、 該第２のドライバの出力端及び電源ラインの間に接続さ
    れ且つ前記第１及び第２のドライバに同期して駆動され
    る電荷補給用トランジスタとを有してなることを特徴と
    する昇圧回路。
JP60077547A 1985-04-13 1985-04-13 昇圧回路 Expired - Lifetime JP2548908B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60077547A JP2548908B2 (ja) 1985-04-13 1985-04-13 昇圧回路
EP86302714A EP0202025B1 (en) 1985-04-13 1986-04-11 Booster circuit
US06/850,330 US4704706A (en) 1985-04-13 1986-04-11 Booster circuit
DE8686302714T DE3672683D1 (de) 1985-04-13 1986-04-11 Spannungserhoeherschaltung.
KR8602786A KR900001818B1 (en) 1985-04-13 1986-04-12 Booster circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60077547A JP2548908B2 (ja) 1985-04-13 1985-04-13 昇圧回路

Publications (2)

Publication Number Publication Date
JPS61239721A true JPS61239721A (ja) 1986-10-25
JP2548908B2 JP2548908B2 (ja) 1996-10-30

Family

ID=13637035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60077547A Expired - Lifetime JP2548908B2 (ja) 1985-04-13 1985-04-13 昇圧回路

Country Status (5)

Country Link
US (1) US4704706A (ja)
EP (1) EP0202025B1 (ja)
JP (1) JP2548908B2 (ja)
KR (1) KR900001818B1 (ja)
DE (1) DE3672683D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257325A (ja) * 1987-04-14 1988-10-25 Mitsubishi Electric Corp 昇圧信号発生回路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239399A (ja) * 1986-04-09 1987-10-20 Nec Corp 信号発生装置
JPS6437797A (en) * 1987-08-03 1989-02-08 Oki Electric Ind Co Ltd Eprom device
JP2607733B2 (ja) * 1990-05-31 1997-05-07 シャープ株式会社 半導体記憶装置の昇圧回路
US5075571A (en) * 1991-01-02 1991-12-24 International Business Machines Corp. PMOS wordline boost cricuit for DRAM
KR940004516B1 (ko) * 1991-08-14 1994-05-25 삼성전자 주식회사 반도체 메모리의 고속 센싱장치
US5255224A (en) * 1991-12-18 1993-10-19 International Business Machines Corporation Boosted drive system for master/local word line memory architecture
JPH0684354A (ja) * 1992-05-26 1994-03-25 Nec Corp 行デコーダ回路
JP2806717B2 (ja) * 1992-10-28 1998-09-30 日本電気アイシーマイコンシステム株式会社 チャージポンプ回路
KR0157334B1 (ko) * 1993-11-17 1998-10-15 김광호 반도체 메모리 장치의 전압 승압회로
GB9423035D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics Voltage boost circuit for a memory device
US5946204A (en) * 1997-12-15 1999-08-31 Pericom Semiconductor Corp. Voltage booster with reduced Vpp current and self-timed control loop without pulse generator
US5847946A (en) * 1997-12-15 1998-12-08 Pericom Semiconductor Corp. Voltage booster with pulsed initial charging and delayed capacitive boost using charge-pumped delay line
JP3726041B2 (ja) * 2001-07-24 2005-12-14 エルピーダメモリ株式会社 昇圧回路およびその駆動方法
JP4808995B2 (ja) * 2005-05-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体回路装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976892A (en) * 1974-07-01 1976-08-24 Motorola, Inc. Pre-conditioning circuits for MOS integrated circuits
JPS5693422A (en) * 1979-12-05 1981-07-29 Fujitsu Ltd Level-up circuit
JPS57106228A (en) * 1980-12-24 1982-07-02 Fujitsu Ltd Semiconductor circuit
JPS595488A (ja) * 1982-07-01 1984-01-12 Fujitsu Ltd 半導体装置
US4521701A (en) * 1982-09-16 1985-06-04 Texas Instruments Incorporated High-speed low-power delayed clock generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257325A (ja) * 1987-04-14 1988-10-25 Mitsubishi Electric Corp 昇圧信号発生回路

Also Published As

Publication number Publication date
US4704706A (en) 1987-11-03
DE3672683D1 (de) 1990-08-23
EP0202025A2 (en) 1986-11-20
EP0202025A3 (en) 1988-08-03
KR860008561A (ko) 1986-11-17
JP2548908B2 (ja) 1996-10-30
KR900001818B1 (en) 1990-03-24
EP0202025B1 (en) 1990-07-18

Similar Documents

Publication Publication Date Title
US4186436A (en) Booster circuit
US5521547A (en) Boost voltage generating circuit
JPS61239721A (ja) 昇圧回路
KR100311570B1 (ko) 챠지펌프회로
EP0303193B1 (en) Semiconductor integrated circuit device
US20040136213A1 (en) Step-down circuit, power supply circuit, and semiconductor integrated circuit
US7071765B2 (en) Boost clock generation circuit and semiconductor device
JPS61126686A (ja) 半導体メモリのためのワ−ド線クロツク・ブ−スト回路
US6650172B1 (en) Boost circuit with sequentially delayed activation of pump circuit stages
KR900005230B1 (ko) 반도체 승압 신호 발생회로
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
US5338988A (en) Voltage converting circuit with low consumption driver
US5059816A (en) High speed booster circuit
KR100208443B1 (ko) 네가티브 전압 구동회로
JP4075830B2 (ja) 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器
JPH0923639A (ja) 電圧変換装置
US6906504B2 (en) Voltage booster circuit and semiconductor device for incorporating same
JP3450091B2 (ja) 昇圧回路装置及び昇圧方法
JPH05336736A (ja) 半導体集積回路の内部電圧発生装置
KR19980079349A (ko) 승압 회로 및 반도체 집적 회로
JPH10154391A (ja) 半導体装置
JPH09163720A (ja) 半導体装置
KR100699818B1 (ko) 전압 변환승압 회로
KR200326693Y1 (ko) 반도체 메모리 장치의 차아지 펌프회로
JP3396555B2 (ja) 半導体ポンプ回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term