JPS61240664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61240664A JPS61240664A JP60081862A JP8186285A JPS61240664A JP S61240664 A JPS61240664 A JP S61240664A JP 60081862 A JP60081862 A JP 60081862A JP 8186285 A JP8186285 A JP 8186285A JP S61240664 A JPS61240664 A JP S61240664A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- stage
- frame member
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/124—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed the encapsulations having cavities other than that occupied by chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/581—Auxiliary members, e.g. flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
低圧トランスファモールドによる樹脂外装は半導体チッ
プのパンケージングに使用されているが、半導体チップ
と樹脂との熱膨張率が異なるために半導体チップに応力
を生じ易く、そのためこの成形方法が適用できるチップ
サイズは限られている。
プのパンケージングに使用されているが、半導体チップ
と樹脂との熱膨張率が異なるために半導体チップに応力
を生じ易く、そのためこの成形方法が適用できるチップ
サイズは限られている。
本発明はチップを囲むキャップを設け、樹脂とチップと
を非接触な状態にすることによりチップサイズの適用範
囲を拡大するものである。
を非接触な状態にすることによりチップサイズの適用範
囲を拡大するものである。
本発明はチップサイズの大きな半導体チップに対しても
樹脂モールドの適用が可能な成形方法に関する。
樹脂モールドの適用が可能な成形方法に関する。
半導体集積回路は集積化が進んでおり、シリコン（Ｓｔ
）チップへのメモリセルの集積度は６４にビットから２
５６にビットへと飛躍的に増加している。
）チップへのメモリセルの集積度は６４にビットから２
５６にビットへと飛躍的に増加している。
このことは各種のパターン幅の減少やパターン精度の向
上などによって単位素子の小形化が行われていることを
示している。
上などによって単位素子の小形化が行われていることを
示している。
一方、外装方法も改良されており、従来は高信顧性を要
求される用途にはアルミナ磁器からなるセラミックシー
ルパッケージが用いられていたが、半導体に対するパン
シベーション技術の進歩と封止用樹脂組成物の改良によ
って樹脂パッケージが広く使用されるようになった。
求される用途にはアルミナ磁器からなるセラミックシー
ルパッケージが用いられていたが、半導体に対するパン
シベーション技術の進歩と封止用樹脂組成物の改良によ
って樹脂パッケージが広く使用されるようになった。
ここで樹脂パンケージはセラミックシールパッケージに
比べると価格の点で格段に有利であるが、ハーメチック
シールタイプに比べると特性的には未だ遜色があり、低
応力化、耐湿性の向上、熱伝導性の改良など材料の面で
改良が進められている。
比べると価格の点で格段に有利であるが、ハーメチック
シールタイプに比べると特性的には未だ遜色があり、低
応力化、耐湿性の向上、熱伝導性の改良など材料の面で
改良が進められている。
半導体素子の樹脂パッケージにはエポキシ樹脂を低圧ト
ランスファモールド法で樹脂成形したものが多く用いら
れている。
ランスファモールド法で樹脂成形したものが多く用いら
れている。
この方法は半導体チップ（以下略してチップ）をリード
フレームに装着し、これを金型の中に位置決めして加熱
した状態で溶融状態の樹脂を加圧注入して硬化させるも
のである。
フレームに装着し、これを金型の中に位置決めして加熱
した状態で溶融状態の樹脂を加圧注入して硬化させるも
のである。
第３図はかかる樹脂成形に使用するリードフレーム１の
平面図であって、従来の樹脂パッケージの製造工程を説
明すると次ぎのようになる。
平面図であって、従来の樹脂パッケージの製造工程を説
明すると次ぎのようになる。
リードフレーム１は鉄ニッケル（Ｆｅ−Ｎｉ）合金から
なる薄板を打抜き成形して作ったもので、これにはチッ
プ２を搭載するステージ３と外部配線との連絡回路とな
る多数のインナーリード４が形成されている。
なる薄板を打抜き成形して作ったもので、これにはチッ
プ２を搭載するステージ３と外部配線との連絡回路とな
る多数のインナーリード４が形成されている。
まず、ステージ３にチップ２を金シリコン（Ａｕ・Ｓｔ
）の共晶ボンディング或いは銀（Ａｇ）ペーストなどを
用いて接着固定した後、チップ２の周囲に設けであるバ
ッド５とこれに対応して設けられているインナーリード
４とをＡｕ線などを用いてそれぞれワイヤーポンディグ
し、インナーリード４とチップ２との回路接続が終わる
。
）の共晶ボンディング或いは銀（Ａｇ）ペーストなどを
用いて接着固定した後、チップ２の周囲に設けであるバ
ッド５とこれに対応して設けられているインナーリード
４とをＡｕ線などを用いてそれぞれワイヤーポンディグ
し、インナーリード４とチップ２との回路接続が終わる
。
このようにして複数個のチップ２を装着した帯状のリー
ドフレーム１は図示を省略した金型のキャビティの中央
に位置決めした状態で注入口から溶融状態の樹脂を加圧
注入することによって樹脂モールドが行われる。
ドフレーム１は図示を省略した金型のキャビティの中央
に位置決めした状態で注入口から溶融状態の樹脂を加圧
注入することによって樹脂モールドが行われる。
次に硬化した樹脂成形体のついたリードフレーム１は金
型から取り出した後、インナーリード１を相互に固定し
ている接続部７と枠体部６をプレス切断することにより
樹脂成形した半導体素子を得ることができる。
型から取り出した後、インナーリード１を相互に固定し
ている接続部７と枠体部６をプレス切断することにより
樹脂成形した半導体素子を得ることができる。
このようにして作られる樹脂パンケージは、ステージ３
に装着しであるチップ２のサイズが大きくなる七樹脂の
応力によりチップ２にクラックを生じたり、チップ２の
表面に設けられている耐湿用の燐硅酸ガラス（略称ＰＳ
Ｇ） Ｈにクランクを生じたり、Ｓｉチップの表面にパ
ターン形成されているアルミニウム（ＡＩ）配線パター
ンが移動し、場合によっては断線すると云う問題が起こ
る。
に装着しであるチップ２のサイズが大きくなる七樹脂の
応力によりチップ２にクラックを生じたり、チップ２の
表面に設けられている耐湿用の燐硅酸ガラス（略称ＰＳ
Ｇ） Ｈにクランクを生じたり、Ｓｉチップの表面にパ
ターン形成されているアルミニウム（ＡＩ）配線パター
ンが移動し、場合によっては断線すると云う問題が起こ
る。
そのため信頼性確保の点からチップサイズの大きなもの
には適用できないと云う問題があり、解決が要望されて
いた。
には適用できないと云う問題があり、解決が要望されて
いた。
〔発明が解決しようとする問題点３
以上説明したように半導体素子用パッケージとして樹脂
を低圧トランスファモールドしたものが使用されている
が、成形樹脂の応力が大きいためにモールドするチップ
のサイズが限られていることが問題である。
を低圧トランスファモールドしたものが使用されている
が、成形樹脂の応力が大きいためにモールドするチップ
のサイズが限られていることが問題である。
上記の問題は半導体チップと、該チップを固定するステ
ージと、該ステージに接続され前記チップを密封するキ
ャップと、該キャップを囲んで設けられた外部導出用リ
ードと、前記キャップに設けられた孔を通して前記チッ
プと前記リードを繋ぐワイヤを有し、前記ステージ、前
記キャップ。
ージと、該ステージに接続され前記チップを密封するキ
ャップと、該キャップを囲んで設けられた外部導出用リ
ードと、前記キャップに設けられた孔を通して前記チッ
プと前記リードを繋ぐワイヤを有し、前記ステージ、前
記キャップ。
及び前記ワイヤが樹脂封止されてなることを特徴とする
半導体装置により解決することができる。
半導体装置により解決することができる。
Ｓｉチップを低圧トランンスファ成形法を用いて樹脂成
形する場合にチップに応力を生ずる原因はＳｉと樹脂と
の熱膨張率が異なるためである。
形する場合にチップに応力を生ずる原因はＳｉと樹脂と
の熱膨張率が異なるためである。
すなわちＳｉの熱膨張率が約７．６ Ｘ １０−６ｃｍ
／ｃｍ ’ｃであるのに対し、樹脂の熱膨張率は約２０
ｘ １０−６ｃｍ／Ｃ屈℃と大きい。
／ｃｍ ’ｃであるのに対し、樹脂の熱膨張率は約２０
ｘ １０−６ｃｍ／Ｃ屈℃と大きい。
そのために温度変動によってＳｉチップは応力を受け、
クランクや配線パターンの移動などが起こるのである。
クランクや配線パターンの移動などが起こるのである。
この対策として樹脂組成物の構成剤を変えたり、弾性材
料を添加したりして材料の面で低応力化が図られている
が、未だ充分に実用化されている状態ではない。
料を添加したりして材料の面で低応力化が図られている
が、未だ充分に実用化されている状態ではない。
そこで本発明はチップと注入樹脂が直接に接触させるこ
とを避けるもので、チップをキャップで覆い、チップ面
上に空隙を設けることにより、応力の発生を無くし、こ
れにより表面積の大きなチップについても良好な樹脂成
形を可能とするものである。
とを避けるもので、チップをキャップで覆い、チップ面
上に空隙を設けることにより、応力の発生を無くし、こ
れにより表面積の大きなチップについても良好な樹脂成
形を可能とするものである。
第１図は本発明を実施した一実施例の樹脂パッケージの
断面図、また第２図（Ａ）〜（Ｃ）は本発明に係る各製
造工程を説明するための断面図である。
断面図、また第２図（Ａ）〜（Ｃ）は本発明に係る各製
造工程を説明するための断面図である。
第２図（Ａ）は第３図で説明したリードフレームのステ
ージ３にチップ２を篩・Ｓｉ共晶８を用いてグイボンデ
ィングした状態を示している。
ージ３にチップ２を篩・Ｓｉ共晶８を用いてグイボンデ
ィングした状態を示している。
これまでの工程は従来のパッケージと変わっていない。
次にグイポンディングを行った後、樹脂などからなる絶
縁性の枠体９をエポキシ樹脂などの接着剤を用いてステ
ージ３に接着固定する。（同図Ａ） 次にチップ２の周辺に設けであるパッドとインナーリー
ド４の先端部とをＡｕ線１０を用いてワイヤポンディグ
を行う。（同図Ｂ） 次に枠体９と同じ材料からなり端面に接着剤１１をつけ
たカバー１２を枠体９に位置合わせし、加熱してキュア
させることによりチップ２を枠体とガバーにより密封す
る。（同図Ｃ） 次にかかるリードフレームを従来と同様に金型に位置決
めして低圧トランスファモールドを行うことによって第
１図に示すような樹脂成形体を得ることができる。
縁性の枠体９をエポキシ樹脂などの接着剤を用いてステ
ージ３に接着固定する。（同図Ａ） 次にチップ２の周辺に設けであるパッドとインナーリー
ド４の先端部とをＡｕ線１０を用いてワイヤポンディグ
を行う。（同図Ｂ） 次に枠体９と同じ材料からなり端面に接着剤１１をつけ
たカバー１２を枠体９に位置合わせし、加熱してキュア
させることによりチップ２を枠体とガバーにより密封す
る。（同図Ｃ） 次にかかるリードフレームを従来と同様に金型に位置決
めして低圧トランスファモールドを行うことによって第
１図に示すような樹脂成形体を得ることができる。
このようにして作った本実施例の如き樹脂パッケージに
おいてはチップ２は成形樹脂１３とは枠体９とカバー１
２からなるキャップにより隔離しており、チップ２の搭
載部分に空洞が設けられるので応力の発生はなく、従っ
てチップサイズに関係なく樹脂成形を行うことができる
。
おいてはチップ２は成形樹脂１３とは枠体９とカバー１
２からなるキャップにより隔離しており、チップ２の搭
載部分に空洞が設けられるので応力の発生はなく、従っ
てチップサイズに関係なく樹脂成形を行うことができる
。
本発明を実施したチップ２は樹脂より応力を受けること
がなく、また成形樹脂厚も充分にとることができるので
耐湿性にも優れており、現在実用化されている１０〜１
４龍角程度の大形チップに対しても樹脂成形方法を適用
することができる。
がなく、また成形樹脂厚も充分にとることができるので
耐湿性にも優れており、現在実用化されている１０〜１
４龍角程度の大形チップに対しても樹脂成形方法を適用
することができる。
第１図は本発明を実施した樹脂パッケージの断面図、
第２図（Ａ）〜（Ｃ）は本発明に係るバソヶージング工
程を説明する断面図、 第３図は樹脂成形に使用するリードフレームの平面図、 である。 図において、 １はリードフレーム、 ２はチップ、３はステージ、
４はインナーリード、５はパッド、
９は枠体、 １０はへＵ線、 １１は接着剤、１２はカ
バー、 １３は成形樹脂である。 （Ａ） （Ｂ） リード７レー ４゛剣斗°「（轡。 ／− じ ［ Ｄ 蒋的 〔 す・プ′
・Σ仕。 ’Ｄ Ｇ 〔 ７〔 口ｂ ピコ リード７レーへの平置１４ 拳３酊 （Ｃ） １４１η１に依ろハｏ、ソ１−ジェ第１拳２酊
程を説明する断面図、 第３図は樹脂成形に使用するリードフレームの平面図、 である。 図において、 １はリードフレーム、 ２はチップ、３はステージ、
４はインナーリード、５はパッド、
９は枠体、 １０はへＵ線、 １１は接着剤、１２はカ
バー、 １３は成形樹脂である。 （Ａ） （Ｂ） リード７レー ４゛剣斗°「（轡。 ／− じ ［ Ｄ 蒋的 〔 す・プ′
・Σ仕。 ’Ｄ Ｇ 〔 ７〔 口ｂ ピコ リード７レーへの平置１４ 拳３酊 （Ｃ） １４１η１に依ろハｏ、ソ１−ジェ第１拳２酊
Claims (1)
- 半導体チップ（２）と、該チップ（２）を固定するステ
ージ（３）と、該ステージ（３）に接続され前記チップ
（２）を密封するキャップと、該キャップを囲んで設け
られた外部導出用リードと、前記キャップに設けられた
孔を通して前記チップと前記リードを繋ぐワイヤを有し
、前記ステージ（３）、前記キャップ、及び前記ワイヤ
が樹脂封止されてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081862A JPS61240664A (ja) | 1985-04-17 | 1985-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081862A JPS61240664A (ja) | 1985-04-17 | 1985-04-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61240664A true JPS61240664A (ja) | 1986-10-25 |
Family
ID=13758286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60081862A Pending JPS61240664A (ja) | 1985-04-17 | 1985-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61240664A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244655A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 樹脂封止型集積回路装置 |
| US5430250A (en) * | 1991-12-20 | 1995-07-04 | Vlsi Technology, Inc. | Wire support and guide |
| FR2723258A1 (fr) * | 1994-07-27 | 1996-02-02 | Sat | Dispositif d'encapsulation de composant micro-electronique |
-
1985
- 1985-04-17 JP JP60081862A patent/JPS61240664A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244655A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 樹脂封止型集積回路装置 |
| US5430250A (en) * | 1991-12-20 | 1995-07-04 | Vlsi Technology, Inc. | Wire support and guide |
| FR2723258A1 (fr) * | 1994-07-27 | 1996-02-02 | Sat | Dispositif d'encapsulation de composant micro-electronique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342305B1 (en) | Thermally enhanced cavity-down integrated circuit package | |
| KR20050071637A (ko) | 광 센서 패키지 | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6507122B2 (en) | Pre-bond encapsulation of area array terminated chip and wafer scale packages | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPH08236560A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
| JP2003051511A (ja) | 半導体装置及びその製造方法 | |
| JPH08288428A (ja) | 樹脂封止型半導体装置 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| KR100214857B1 (ko) | 멀티 칩 패키지 | |
| KR100431501B1 (ko) | 고전력 패키지 구조 및 제조 방법 | |
| KR100325409B1 (ko) | 반도체패키지 | |
| JPH088384A (ja) | 半導体装置及びその製造方法 | |
| JPH0250438A (ja) | 半導体記憶装置 | |
| JPH05152495A (ja) | 半導体装置 | |
| KR100462373B1 (ko) | 칩스케일 패키지 및 그 제조방법 | |
| JP2000304638A (ja) | センサチップの接合構造 | |
| JPH03265161A (ja) | 樹脂封止型半導体装置 | |
| KR20000043994A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH03192736A (ja) | 半導体装置及びその製造方法 | |
| JPH10303232A (ja) | 電気回路モジュールとその製造方法 | |
| JPS59145534A (ja) | 半導体デバイスの封止方法 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 |