JPS61241979A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS61241979A JPS61241979A JP60083071A JP8307185A JPS61241979A JP S61241979 A JPS61241979 A JP S61241979A JP 60083071 A JP60083071 A JP 60083071A JP 8307185 A JP8307185 A JP 8307185A JP S61241979 A JPS61241979 A JP S61241979A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- embedded
- thickness
- buried oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は素子間分離を行なう半導体装置及びその製造方
法に関するもので、特に埋め込み酸化膜を用いた高集積
度微細加工技術によるＩ”Ｌ（Ｉｎｔｅｇｒａｔｅｄ
Ｉｎｊｅｃｔｉ’ｏｎ Ｌｏｇｉｃ ）等のパイポーラ
ＬＳＩまたは高速度、高周波ＩＣに使用されるものであ
る。
法に関するもので、特に埋め込み酸化膜を用いた高集積
度微細加工技術によるＩ”Ｌ（Ｉｎｔｅｇｒａｔｅｄ
Ｉｎｊｅｃｔｉ’ｏｎ Ｌｏｇｉｃ ）等のパイポーラ
ＬＳＩまたは高速度、高周波ＩＣに使用されるものであ
る。
従来、Ｉ”Ｌ及びコレクタ共通トランジスタ等の寄生ト
ランジスタ動作防止のために、Ｎ＋拡散等による高濃度
領域を設けることで、寄生横型トランジスタのペース領
域の濃度を高め、電流増幅率を小さく抑制する方法をと
っている。このような構造は、Ｎ＋拡散の横方向への広
がシ、ＰＮ接合容量の増加を招き、高密度化、高速化の
障害となる。
ランジスタ動作防止のために、Ｎ＋拡散等による高濃度
領域を設けることで、寄生横型トランジスタのペース領
域の濃度を高め、電流増幅率を小さく抑制する方法をと
っている。このような構造は、Ｎ＋拡散の横方向への広
がシ、ＰＮ接合容量の増加を招き、高密度化、高速化の
障害となる。
この構造の欠点を補なうため、後述の酸化膜埋め込み法
による高密度化、高速化に優れた構造が提案され、一部
実用化がはかられている。
による高密度化、高速化に優れた構造が提案され、一部
実用化がはかられている。
第５図は従来の埋め込み酸化膜による素子間分離技術を
説明する工程断面図で、第５図（ａ）に示す如くＮ＋埋
め込み層１上にＮ型エピタキシャル層２を２〜３μｍ程
度の厚さに形成し、酸化膜３、窒化珪素膜４をマスクに
してａの深さに基板エツチング５を実施する。このエツ
チングでは、（１００ン結晶面をもつシリコンでは（１
１１）結晶面との異方性エツチングで得られ、エツチン
グ液はＫＯＨとイソプロピルアルコールの水利溶液を用
いる。また上記エツチングの深さは、約１μｍの酸化膜
を埋め込むことで素子間を分離するのに有効であること
、また酸化膜形状等を加味して０，７〜０．９μｍと設
定される。第５図伽）は埋め込み酸化膜６を形成した状
態を示す。
説明する工程断面図で、第５図（ａ）に示す如くＮ＋埋
め込み層１上にＮ型エピタキシャル層２を２〜３μｍ程
度の厚さに形成し、酸化膜３、窒化珪素膜４をマスクに
してａの深さに基板エツチング５を実施する。このエツ
チングでは、（１００ン結晶面をもつシリコンでは（１
１１）結晶面との異方性エツチングで得られ、エツチン
グ液はＫＯＨとイソプロピルアルコールの水利溶液を用
いる。また上記エツチングの深さは、約１μｍの酸化膜
を埋め込むことで素子間を分離するのに有効であること
、また酸化膜形状等を加味して０，７〜０．９μｍと設
定される。第５図伽）は埋め込み酸化膜６を形成した状
態を示す。
このように埋め込み酸化膜６ｔ−形成すると、該膜力シ
リコンに与えるストレスで結晶転位欠陥２ｆｔ生ずる場
合がある。第５図（ｃ）は結晶転位欠陥７が存在する状
況下で、ペース領域８、エミッタ領域９（但しＩ”Ｌの
場合はコレクタ）を形成した状態である。このような場
合、高濃度領域９を形成する際に欠陥７に沿って異常拡
散１０が生じ、層２〜９間のショートまたはＩＪ−りを
招く結果となる。
リコンに与えるストレスで結晶転位欠陥２ｆｔ生ずる場
合がある。第５図（ｃ）は結晶転位欠陥７が存在する状
況下で、ペース領域８、エミッタ領域９（但しＩ”Ｌの
場合はコレクタ）を形成した状態である。このような場
合、高濃度領域９を形成する際に欠陥７に沿って異常拡
散１０が生じ、層２〜９間のショートまたはＩＪ−りを
招く結果となる。
第６図は結晶転位欠陥７０発生率がＳｉエツチング量に
密接な関係をもつことを示している。
密接な関係をもつことを示している。
この場合転位発生の状況は、酸化条件に強く依存する。
本例では１０００℃のＨ１燃焼通常酸化法で形成した場
合でろｆｉ、０．７μｍ以上のＳｔエツチングで１μｍ
の酸化膜を形成した場合、転位部に生成する異常不純物
拡散でトランジスタに発生するリーク確率が高まり、Ｍ
ＳＩ〜ＬＳＩクラスの集積回路を形成した際、適正な歩
留確保ができない。従って上記に述べた条件での構造で
は、適正歩留保証に難点があり、シリコンエツチング量
ｆｔ、０．７μｍ以下に抑えるべきである。
合でろｆｉ、０．７μｍ以上のＳｔエツチングで１μｍ
の酸化膜を形成した場合、転位部に生成する異常不純物
拡散でトランジスタに発生するリーク確率が高まり、Ｍ
ＳＩ〜ＬＳＩクラスの集積回路を形成した際、適正な歩
留確保ができない。従って上記に述べた条件での構造で
は、適正歩留保証に難点があり、シリコンエツチング量
ｆｔ、０．７μｍ以下に抑えるべきである。
このように０．７μｍ以下に８１エツチング量を抑えた
場合に生じる不都合に関し、第７図、第８図を用いて説
明する。第７図は埋め込み酸化膜にてトランジスタート
ランジスタ間分離したＩ！Ｌまたはコレクタ共通トラン
ジスタ構造ヲ示す。図中１０はＰ型基板、８′、９′は
隣接トランジスタのベース、エミッタ（又はコレクタ）
である。第８図は第７図でＡ−Ａ’線における不純物濃
度分布を示す。寄生トランジスタは層８−２−８′の間
でＰＮＰ トランジスタとして動作するが、酸化膜直下
の点ｂ２の濃度が、Ｎ＋層１１の浮き上がりで第８図の
イの点（Ｊ Ｊ ） ＝ｂａのように充分高けれ□ば
、ＰＮＰ ）ランジスタとしての寄生動作の能力は低い
が、点（ｂ、−ｂｌ）＝ｂβのように低い濃度の場合は
、寄生動作の能力が高い。従ってｂβの条件全達成する
手段としては、■シリコンエツチングを充分な深さまで
実施し、埋め込み酸化膜６がＮ＋層１にできるだけ近づ
くようにするか、■ＮＮ型エピタキシャル層２膜厚を出
来るだけ薄くする方法が選ばれる。
場合に生じる不都合に関し、第７図、第８図を用いて説
明する。第７図は埋め込み酸化膜にてトランジスタート
ランジスタ間分離したＩ！Ｌまたはコレクタ共通トラン
ジスタ構造ヲ示す。図中１０はＰ型基板、８′、９′は
隣接トランジスタのベース、エミッタ（又はコレクタ）
である。第８図は第７図でＡ−Ａ’線における不純物濃
度分布を示す。寄生トランジスタは層８−２−８′の間
でＰＮＰ トランジスタとして動作するが、酸化膜直下
の点ｂ２の濃度が、Ｎ＋層１１の浮き上がりで第８図の
イの点（Ｊ Ｊ ） ＝ｂａのように充分高けれ□ば
、ＰＮＰ ）ランジスタとしての寄生動作の能力は低い
が、点（ｂ、−ｂｌ）＝ｂβのように低い濃度の場合は
、寄生動作の能力が高い。従ってｂβの条件全達成する
手段としては、■シリコンエツチングを充分な深さまで
実施し、埋め込み酸化膜６がＮ＋層１にできるだけ近づ
くようにするか、■ＮＮ型エピタキシャル層２膜厚を出
来るだけ薄くする方法が選ばれる。
しかし■の方法は上記の如く転位欠陥の発生を招き、■
の方法はトランジスタの耐圧低下となる。即ちトランジ
スタの耐圧が５〜１０■保証されるためには、エピタキ
シャル層２は約２μｍ以上必要であシ、また寄生ＰＮＰ
トランジスタの電流増幅率βをβ＜０．５〜１．０以下
に抑えるには、層２け約２，３μｍ以下となり、上記エ
ピタキシャル成長での膜厚制御製造マージンが非常に小
さく、コスト高を招くものである。
の方法はトランジスタの耐圧低下となる。即ちトランジ
スタの耐圧が５〜１０■保証されるためには、エピタキ
シャル層２は約２μｍ以上必要であシ、また寄生ＰＮＰ
トランジスタの電流増幅率βをβ＜０．５〜１．０以下
に抑えるには、層２け約２，３μｍ以下となり、上記エ
ピタキシャル成長での膜厚制御製造マージンが非常に小
さく、コスト高を招くものである。
本発明は上記実情に鑑みてなされたもので、埋め込み酸
化膜を結晶転位欠陥の出ない領域で形成し、ま念上記エ
ピタキシャル層の膜厚を制御可能な範囲まで上限を拡大
することが可能な半導体装置及びその製造方法を提供し
ようとするものである〇 〔発明の概要〕 本発明は埋め込み酸化膜下に、高濃度層と、該層形成前
または後の工程にて埋め込み層を設け、これら両層の拡
散係数の差を利用して、後の工程でのせり上がり拡散で
チャネルカラトラ形成するものである。
化膜を結晶転位欠陥の出ない領域で形成し、ま念上記エ
ピタキシャル層の膜厚を制御可能な範囲まで上限を拡大
することが可能な半導体装置及びその製造方法を提供し
ようとするものである〇 〔発明の概要〕 本発明は埋め込み酸化膜下に、高濃度層と、該層形成前
または後の工程にて埋め込み層を設け、これら両層の拡
散係数の差を利用して、後の工程でのせり上がり拡散で
チャネルカラトラ形成するものである。
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例を示す断面図であるが、これＶｉ第７図の
ものと対応させた場合の例であるから、対応個所には同
一符号を用いる。まず高濃度埋め込み層１形成のためＰ
型基板１０に、Ｓｂ（アンチモン）ｔ−２〜４μｍの深
さに拡散し、その後高濃度埋め込み層２１形成のため選
択的にＰ（燐）を拡散する。その後２〜３μｍの膜厚範
囲に入るように、Ｎ型のエピタキシャル層２（層抵抗１
．５〜２．０Ωｍ 、 ３ ｘ １０ ／ａｎ３）を
形成する。しかる後埋め込み酸化膜６を形成するために
、０，６〜０．７μｍの範囲に入るよってシリコンエラ
チングラ実施し、１０００℃のＨ。
図は同実施例を示す断面図であるが、これＶｉ第７図の
ものと対応させた場合の例であるから、対応個所には同
一符号を用いる。まず高濃度埋め込み層１形成のためＰ
型基板１０に、Ｓｂ（アンチモン）ｔ−２〜４μｍの深
さに拡散し、その後高濃度埋め込み層２１形成のため選
択的にＰ（燐）を拡散する。その後２〜３μｍの膜厚範
囲に入るように、Ｎ型のエピタキシャル層２（層抵抗１
．５〜２．０Ωｍ 、 ３ ｘ １０ ／ａｎ３）を
形成する。しかる後埋め込み酸化膜６を形成するために
、０，６〜０．７μｍの範囲に入るよってシリコンエラ
チングラ実施し、１０００℃のＨ。
燃焼酸化で１μｍの膜厚にする。この状態で埋め込み酸
化膜６の底面は、エピタキシャル層２の表面より１．１
〜１゜２μｍの位置となる。埋め込み酸化前に拡散工程
、酸化工程が加わることがあるが、埋め込み酸化膜６の
形成後は、層１゜２１がせり上がり拡散するような熱工
程はない。
化膜６の底面は、エピタキシャル層２の表面より１．１
〜１゜２μｍの位置となる。埋め込み酸化前に拡散工程
、酸化工程が加わることがあるが、埋め込み酸化膜６の
形成後は、層１゜２１がせり上がり拡散するような熱工
程はない。
従って埋め込み酸化膜６形成工程終了で、Ｐの拡散係数
がｓｂの拡散係数より大きいため、図の如き埋め込み層
２１のような構造となシ、不純物濃度分布は第２図の口
の如くなる。熱処理１糧で埋め込み層１が約１μｍ程度
せり上がるが、埋め込み層２１がない場合、最大約１μ
ｍの層２が埋め込み酸化膜６下に残る。
がｓｂの拡散係数より大きいため、図の如き埋め込み層
２１のような構造となシ、不純物濃度分布は第２図の口
の如くなる。熱処理１糧で埋め込み層１が約１μｍ程度
せり上がるが、埋め込み層２１がない場合、最大約１μ
ｍの層２が埋め込み酸化膜６下に残る。
高濃度埋め込み層２１の効果は、埋め込み酸化膜６の幅
が約３μｍでＩ”Ｌのダート間をしきっている場合、層
２１なしでβ〉１に対し、層２１有りでβ〈０．１と寄
生動作の心配のない特性を得ろことができた。またチャ
ネルカットのつくり方としては、前述し念実施例の如く
＠３図（ａ） 、 （ｂ）の如く形成し念り、第４図（
ａ） 、 （ｂ）の如く上からの拡散で形成することが
可能であるが、ｉ’ｇ４図（ａ） 、 （ｂ）の方法は
第３図（ａ） 、 （ｂ）の方法と比較シテ、エピタキ
シャル層２形成後、拡散層３ノを形成する熱工程が加わ
り、層１のせり上がりによる耐圧マージンが減少し、よ
り厚い層２を必要とするほか、拡散層３１が横へ広がる
、高濃度拡散領域のシリコンエツチングのエツチングス
ピードが異なる等、微細加工及び微細ノ４ターン形成に
不利となり、また容量が増え、１層３１がトランジスタ
層に近いなどで耐圧が落ちる問題もあゆ、第３Ｎ６）の
構造の方がよシ有利であることが分かる。
が約３μｍでＩ”Ｌのダート間をしきっている場合、層
２１なしでβ〉１に対し、層２１有りでβ〈０．１と寄
生動作の心配のない特性を得ろことができた。またチャ
ネルカットのつくり方としては、前述し念実施例の如く
＠３図（ａ） 、 （ｂ）の如く形成し念り、第４図（
ａ） 、 （ｂ）の如く上からの拡散で形成することが
可能であるが、ｉ’ｇ４図（ａ） 、 （ｂ）の方法は
第３図（ａ） 、 （ｂ）の方法と比較シテ、エピタキ
シャル層２形成後、拡散層３ノを形成する熱工程が加わ
り、層１のせり上がりによる耐圧マージンが減少し、よ
り厚い層２を必要とするほか、拡散層３１が横へ広がる
、高濃度拡散領域のシリコンエツチングのエツチングス
ピードが異なる等、微細加工及び微細ノ４ターン形成に
不利となり、また容量が増え、１層３１がトランジスタ
層に近いなどで耐圧が落ちる問題もあゆ、第３Ｎ６）の
構造の方がよシ有利であることが分かる。
なお本発明は上記実施例のみに限られず種々の応用が可
能である。例えば８２図では、口はイよりピーク濃度が
低くなるようにしているが、せり上がりによる横方向へ
の拡散領域が太きくなることで不都合が生じなければ、
口のピーク濃度はイより高くてもよい。ま次層１と２の
関係は、同一導電型で層２の不純物の拡散速度が層１の
それより大きいものであればよい。層１を形成する不純
物は、ＳｂのほかＡｓでもよい。
能である。例えば８２図では、口はイよりピーク濃度が
低くなるようにしているが、せり上がりによる横方向へ
の拡散領域が太きくなることで不都合が生じなければ、
口のピーク濃度はイより高くてもよい。ま次層１と２の
関係は、同一導電型で層２の不純物の拡散速度が層１の
それより大きいものであればよい。層１を形成する不純
物は、ＳｂのほかＡｓでもよい。
また実施例ではＩ２Ｌの場合を例にしたが、同一電位の
島に配置される隣接素子の埋め込み酸化膜による素子間
分離用として有効である０例えばＮＰＮ ）ランシスタ
ートランジスタ、抵抗−抵抗、抵抗−トランジスタ（Ｐ
ＮＰ 、 ＮＰＮ ）、ＭＯ８領域とバイポーラ領域の
共存における分離においても有効である。
島に配置される隣接素子の埋め込み酸化膜による素子間
分離用として有効である０例えばＮＰＮ ）ランシスタ
ートランジスタ、抵抗−抵抗、抵抗−トランジスタ（Ｐ
ＮＰ 、 ＮＰＮ ）、ＭＯ８領域とバイポーラ領域の
共存における分離においても有効である。
以上説明し念如く本発明によれば、埋め込み酸化膜を結
晶転位欠陥の出ない領域で形成し、かつエピタキシャル
層の膜厚を制御可能な範囲まで上限を拡大することが可
能で、また素子の特性及び製造に有利な半導体装置及び
その製造方法が提供できるものである。
晶転位欠陥の出ない領域で形成し、かつエピタキシャル
層の膜厚を制御可能な範囲まで上限を拡大することが可
能で、また素子の特性及び製造に有利な半導体装置及び
その製造方法が提供できるものである。
第１図は本発明の一実施例の構成を示す断面図、第２図
は同構成の効果を説明するための不純物濃度分布図、第
３図、第４図は同構成の効果を説明するための工程図、
第５図は従来の酸化膜埋め込みプロセスの工程図、第６
図はその問題点を説明するための特性図、第７図は従来
の埋め込み酸化膜にて素子間分離をした状態の断面図、
第８図はその不純物濃度分布図である。 １．２ノ・・・高濃度埋め込み層、２・・・エピタキシ
ャル層、６・・・埋め込み酸化膜、８，８′・・・ペー
ス層、９．９′・・・エミッタ（コレクタ）層、１０・
・・半導体基板。 出願人代理人 弁理士 銘 江 武 彦第 ３ 図 （ａ） 第４図 （ａ） ｉＩＳ図
は同構成の効果を説明するための不純物濃度分布図、第
３図、第４図は同構成の効果を説明するための工程図、
第５図は従来の酸化膜埋め込みプロセスの工程図、第６
図はその問題点を説明するための特性図、第７図は従来
の埋め込み酸化膜にて素子間分離をした状態の断面図、
第８図はその不純物濃度分布図である。 １．２ノ・・・高濃度埋め込み層、２・・・エピタキシ
ャル層、６・・・埋め込み酸化膜、８，８′・・・ペー
ス層、９．９′・・・エミッタ（コレクタ）層、１０・
・・半導体基板。 出願人代理人 弁理士 銘 江 武 彦第 ３ 図 （ａ） 第４図 （ａ） ｉＩＳ図
Claims (4)
- （１）第１導電型半導体基板上に第２導電型の第１の高
濃度層を設け、該層上に第２導電型の低濃度層を設け、
該低濃度層に複数の半導体素子領域を設け、該複数の素
子を埋め込み酸化膜で分離して、該埋め込み酸化膜直下
に、前記第１の高濃度層側の濃度が高く前記埋め込み酸
化膜側の濃度がうすい第２導電型の第２の高濃度層を設
けたことを特徴とする半導体装置。 - （２）前記第２の高濃度層の不純物がＰで、前記第１の
高濃度層の不純物がＳｂまたはＡｓであることを特許請
求の範囲第１項に記載の半導体装置。 - （３）前記複数の素子が、Ｉ＾２Ｌまたはコレクタ共通
トランジスタまたは同一電位部上に設けられた抵抗、ト
ランジスタであることを特徴とする特許請求の範囲第１
項または第２項に記載の半導体装置。 - （４）第１導電型半導体基板上に第２導電型の第１の高
濃度層を設け、該層上に第２導電型の低濃度層を設け、
該低濃度層に複数の半導体素子領域を設け、該複数の素
子を埋め込み酸化膜で分離して、該埋め込み酸化膜直下
に、前記第１の高濃度層側が濃度が高く前記埋め込み酸
化膜側が濃度がうすい第２導電型の第２の高濃度層を設
ける半導体装置の製造方法において、前記第２の高濃度
層を得る不純物に、第１の高濃度層を得る不純物より拡
散速度の速いものを用い、前記両不純物を前記基板側か
ら前記低濃度層へ拡散させることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083071A JPS61241979A (ja) | 1985-04-18 | 1985-04-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083071A JPS61241979A (ja) | 1985-04-18 | 1985-04-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61241979A true JPS61241979A (ja) | 1986-10-28 |
Family
ID=13791944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60083071A Pending JPS61241979A (ja) | 1985-04-18 | 1985-04-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61241979A (ja) |
-
1985
- 1985-04-18 JP JP60083071A patent/JPS61241979A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| US4512074A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source | |
| JPS592344A (ja) | 半導体集積回路の製造方法 | |
| JPS61241979A (ja) | 半導体装置及びその製造方法 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JPS61245573A (ja) | 半導体装置 | |
| JPH0478163A (ja) | 半導体装置 | |
| JPS6244853B2 (ja) | ||
| JP3146582B2 (ja) | Ｓｏｉ構造の縦型バイポーラトランジスタとその製造方法 | |
| JPS637665A (ja) | ラテラルｐｎｐトランジスタ | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH0689902A (ja) | 半導体装置の製造方法 | |
| JP3279515B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPH038582B2 (ja) | ||
| JPS6031105B2 (ja) | 半導体装置 | |
| GB2129214A (en) | Bipolar transistors | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JPH02213139A (ja) | 半導体装置の製造方法 | |
| JPH0650740B2 (ja) | 半導体装置 | |
| JPS628536A (ja) | 電子装置とその製造方法 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS60103663A (ja) | 半導体装置の製造法 |