JPS61244111A - 増幅回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル自動利得制御回路を備えた増幅回路
装置に関する。

（従来の技術） 従来の増幅回路装置は、通常、可変インピーダンス素子
または可変相互コンダクタンス素子を検波電流で制御し
利得回路の回路定数を変える自動利得制御回路（以下Ａ
ＧＣ回路という）を備えるか、または、ディレードＡＧ
Ｃ手法で知られるように、縦続接続した可変利得増Ｓ器
を各段毎に利得制御することによって、入力信号レベル
の広範囲の変動に対して常に一定レベルの出力を得るよ
う回路構成される。

（発明が解決しようとする問題点） しかしながら、特性可変素子を用いたＡＧＣ回路は、素
子自身の動作範囲が狭いので、入力レベルが広範囲に変
動すると、その出力に大きな歪を与える。すなわち、回
路構成が簡単ですむ利点をもつ反面、入力レベル変動に
対する動作範囲が比較的狭い欠点を有する。また、ディ
ト−トＡＧＣ手法による増幅回路装置は、歪および雑音
について見ればこれより優れているが、検波出力の大小
に応じて各段の利得を最適に制御できる信号が作り難（
、利得制御そのものにバラツキを生じ易いのが欠点であ
る。これらの原因は帰するところ増幅器の特性に問題点
があり、高および低の広範囲にわたって変動する入力レ
ベルに対し、常に良好な直線性を示す可変利得増幅器そ
のものが得がたいことによる。すなわち、この可変利得
増幅器には集積回路として構成する場合の容易さを考慮
して、通常、共通エミッタ間に可変抵抗を挿入した差動
増幅器が採用される。この可変抵抗は、互いに逆極性に
直列接続した２つのダイオードと一つの抵抗の並列接続
からなり、２つのダイオードの接続点に流入する制御電
流の大小に応じて変わるダイオードの動抵抗特性が利用
される。従って、この可変抵抗は制御電流が増加し流れ
るダイオード電流が太き（なると、これに逆比例してダ
イオードの動抵抗を増やすので増幅器の利得を上昇せし
めるよう働き、また、制御電流の減少に伴なって逆に利
得を逓降せしめるよう作用する。すなわち、従来のディ
レード人ＧＣ方式の増幅回路装置は、入力レベルが弱く
なるとこの２つのダイオードに大きな制御電流を通じて
増幅利得を上昇させ、逆に強くなると制御電流を小さく
して利得の絞り込みを行なう。しかしながら、ダイオー
ドの直線性は論理上２５ｍＶｐｐ　程度であるので、こ
れを超えてまで各段の利得制御をすることは歪を問題と
する限り行なうことはできない。このことは入力レベル
の変動に対し各段の増幅器が対応し得る利得制御に上限
が存在することを示しており、各段の増幅器は入力レベ
ルが１００ｍＶｐ　ｐ　　以上となると、歪な（しては
利得制御することができなくなる。従って、この増幅回
路装置では、各段の増幅器は１０ＱｍＶｐｐ　　直前の
入力レベルでそれぞれの制御電流をカット・オフし、直
線性の劣化を防ぐよう制御する必要があり、この制御電
流を最適に作り出すためのＡＧＣ回路の構成にきわめて
大きな困難性が存在する。また、ダイオードの動抵抗は
制御電流の値に一意的に依存するので、このバラツキに
より利得制御そのものが直接影響を受は同じようにバラ
ツクという問題点も生じている。

このように従来の増幅回路装置には、入力レベル変動に
対する動作範囲が狭い、またはＡＧＣ回路の最適構成が
難しい、或いは制御利得量の精度が良くないなどきわめ
て多くの問題点が存在する。

本発明の目的は、上記の情況に鑑み、入力信号レベルの
広範囲の変動に忠実に応答し、高精度に自動利得制御を
行ない得る増幅回路装置を提供することである。

（問題点を解決するための手段） 本発明の増幅回路装置は、複数個の増幅器をそれぞれ並
列接続した複数個の信号増幅回路の縦続接続からなる多
段増幅回路と前記多段増幅回路の自動利得制御回路とか
らなり、前記自動利得制御回路は、前記多段増幅回路の
出力の一部を検出する検波手段と、前記検波手段の出力
レベル変動に応答して基準電圧とのレベル差を２値化す
る比較回路と、前記比較回路出力の時間変動に追従して
逐次ディジタル計数値を変換する比較回路レベル差出力
のディジタル計数値変換手段と、前記ディジタル計数値
変換手段が逐次計数するディジタル計数値に応答して前
記多段増幅器における複数個の増幅器を信号増幅回路毎
に選択し組合せ接続する増幅器の個別選択接続手段とを
備えている。

すなわち、本発明によれば、増幅回路は複数個の増幅器
を並列接続した信号増幅回路を複数個縦続接続した多段
増幅回路として構成され、また、そのＡＧＣ回路は、多
段増幅回路出力のレベル変動を基準電圧と比較して２値
化し、更にこの時間変動に追従して変換したディジタル
計数値を利得制御信号さして、縦続接続された信号増幅
回路毎に増幅器を選択し組合せ接続するよう構成される
。

この場合、Ｓ／Ｎ比に影響を与えることの少ない後段の
信号増幅回路には、従来のディレードＡＧＣ方式増幅回
路装置におけると同一回路構成の可変利得増幅器を用い
ても差支えない。

（作用） 本発明によれば、入力レベル変動に対応する検波出力変
動は基準電圧との比較のもとに逐次ディジタル計数値に
変換される。すなわち、ディジタル量として逐次計数化
される。従って、入力レベルが強くなると計数値は増大
し弱くなると逆に減少する。このように入力レベルの変
動に追従して変化を繰り返すディジタル計数値は利得制
御信号として機能し、その計数値の大きさに応じ多段増
幅回路の増幅度を逐次低下または上昇せしめる。

この際、このディジタル計数値はその大きさに従って区
分され、制御すべき信号増幅回路よびその内部増幅器を
それぞれ個別に選択する信号に変換され、各増幅段毎に
増幅器の離脱または挿入の組合わせ接続操作が行なわれ
る。ここで、多段増幅回路が従来のディレードＡＧＣ方
式におけると同一回路構成の可変利得増幅器を含む場合
には、ディジタル・アナログ変換器を介して出力される
アナログ電流を用い、従来と同様にダイオードの動抵抗
が制御される。従って、検波出力のディジタル計数値変
換速度を迅速化すると共に、信号増幅回路の縦続段数お
よび並列増幅器数をそれぞれ可能な限り大きくすれば、
入力信号レベルの広範囲の変動に忠実に追従し高精度の
自動利得制御を行なう増幅回路装置として動作せしめ得
る。

（実施例） 次に、図面を参照して本発明を説明する。

第１図は本発明の第１の実施例を示すブロック回路図で
ある。本実織例の増幅回路装置は、複数個の増幅器（人
、〜人４）、（Ａｓ−Ａｓ）および（Ａ−ｅ〜Ａ１２）
をそれぞれ並列接続し、入力信号ｖ１を接続して増幅す
る３つの信号増幅回路からなる多段増幅回路ｉｏと、そ
の出力の一部を検出する検波器１と、検波器出力ｖ２と
基準電圧Ｖｏとのレベル差を２値化する比較回路（以下
コンパレータという）２と、この２値化出力ｖ３をクロ
ック信号ＣＫで歩進計数するアップ・ダウン−カウンタ
３と、そりカウンタ３が出力するディジタル計数値ｖ４
でアドレスされ、多段増幅回路１０の増幅器（入１〜＆
ｔｚ）を各段毎に個別に選択し接続せしめる信号ｖ５〜
ｖ７を出力するＲＯＭ信号変換装置４とを含んで構成さ
れる。ここで、ａは入力端子、ｂおよびＣはそれぞれ出
力端子である。

この回路によると、入力信号Ｖｌのレベル変動に対応す
る検波出力ｖ２のレベル変動は、コンパレータ２で′１
”または”０”に２値化される。

第２図は上記コンパレータ２の一例を示す接続回路図で
、基準電圧Ｖｏをリファレンス電圧とするトランジスタ
ＱｌｔＱ”の差動増幅回路からなる。

この回路はトランジスタＱ３のベースがダイオード６で
固定バイアスされているので、出力端子ｄには、入力信
号ｖ１のレベルが基準電圧Ｖｏを超えると電源ＶＣＣの
電位（例えば＋５Ｖ）が現われ、それ以下では地気電位
が現われる。すなわち、２進化される。ここで、７は定
電流回路、Ｑ４およびＲはそれぞれ出力トランジスタお
よび抵抗を示す。

この２進化出力ｖ３はアップ・ダウン・カウンタ３に入
る。このカウンタ３はクロック信号ＣＫで歩進し、２値
化出力ｖ３の１”または“０”のレベルに応じアップ・
ダウンの各計数動作を行なうことによって、２値化出力
Ｖ】の時間変動に追従したディジタル計数値ｖ４を逐次
出力することができる。このディジタル計数値ｖ４はＲ
ＯＭ信号変換装置４のアドレス信号として入力され、増
幅器の個別選択信号ｖ５〜ｖ７にそれぞれ変換される。

すなわち、ＲＯＭ信号変換装置４はディジタル計数値Ｖ
４の大きさに応じ予かしめ設定された手順に従う増幅器
の個別選択信号Ｖｓ〜Ｖ７をそれぞれ出力し、切替回路
に１〜に６をそれぞれ駆動して各段毎に増幅器（Ａｌ〜
人１２）の離脱または挿入の組合わせ接続操作を行なう
。

第３図は上記切替回路の一例を示す接続回路図で、ベー
ス端子（ｅ−ｉ）をそれぞれ備えたスイッチ・トランジ
スタ９５〜９９群からなる。これらスイッチ・トランジ
スタＱ５〜Ｑ９のコレクタは。

一つの信号増幅回路を構成する複数個の差動増幅器の共
通エミッタ端子にそれぞれ一つづつ接続され、また、エ
ミッタ端子は一つの定電流回路８に共通接続される。こ
こで、Ｑ　１０％　Ｑ　１９および「】〜「６は上記複
数個の差動増幅器を構成するトランジスタおよびエミッ
タ挿入抵抗をそれぞれ示すものである。この回路による
と、ベース端子（ｅ〜ｉ）には増幅器の個別選択信号の
一つ（例えばＶｓ）　　のデコード信号（デコーダは図
示しない）が入力され、スイッチ・トランジスタの一つ
が選択される。ここで１選択された一つのスイッチ・ト
ランジスタは対応する差動増幅器の共通エミッタ端子に
定電流回路８の電流を通じ選択作動せしめる。かくして
差動増幅器のそれぞれは、個別選択信号それぞれのデコ
ード信号で選択され、入力端子ａ１の入力に対する増幅
出力をカスコード増幅回路のトランジスタＱｚｚ、Ｑｚ
ｘおよび負荷Ｒ＋１゜Ｒ２を介し、出力端子ｂ１からそ
れぞれ出力することができる。

本実篩例によれば、カウンタ３のクロック信号ＣＫを高
速化すると共ｌこ、信号増幅回路の縦続段数および並列
差動増幅器数を大きく設定することにより、入力信号ｖ
１の広範囲のレベル変動に忠実に追従して高精度に自由
利得制御を行なう増幅回路を構成せしめ得る。これらは
今日の半導体技術を以ってすれば、きわめて容易に実現
し得るものである。

第４図は本発明の第２の実施例を示すブロック回路図で
ある。本実施例の増幅回路装置は、多段増幅回路１０が
一つの増幅器からなる可変利得増幅器Ａ１３．Ａ１４　
　の縦続接続を含んで構成される。

従って、第１図と共通する部分には全て同一符号が付さ
れている。この回路構成では、可変利得増幅器Ａ１８．
入１４は歪に影響の少ない後段部に接続される。勿論、
その縦続段数は最終段の一つに限ってもよい。この可変
利得増幅器には従来のディレードＡＧＣ方式増幅回路装
置におけると同一回路構成の差動増幅器を用いることが
できる。この場合、増幅器の個別選択信号ｖ８およびｖ
９はＤ／Ａ変換器９およびｌＯを介しアナログ電流工１
＃よびＩｔにそれぞれ変換され、上記差動増幅器のダイ
オード動抵抗制御電流となる。

第５図は上記可変利得増幅器の一例を示す接続回路図で
、２つのダイオード１０，１１およびＲ１の並列回路が
、トランジスタＱｚｚおよびＱ２３からなる差動増幅器
の共通エミッタ間に挿入される可変抵抗を構成する。こ
こで、各ダイオードの動抵抗（ｋｒ／ｑＩａ）　　は制
御′ｗＬ流源１２からの制（財）電流でそれぞれ制御さ
れ、共通エミッタ間の挿入抵抗を制御電流の大きさに応
答して逐次変えるよう作用する。従って、入力端子ａ２
からの入カレベルはアナログ電流１１またはＩｚにより
自動利得され出力端子ｂ２から逐次出力される。ここで
。

ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量
、Ｉｄは各ダイオード電流、１３，１４はは定電流回路
、Ｒ２は負荷抵抗、　ＶＣＣは電源をそれぞれ示す。

ＷＪＧ図は本発明の第３の実施例を示すブロック回路図
である。本実施例の増幅回路装置は、基準電圧Ｖｏ近傍
のコンパ１／−夕出力の時間変動に対しては、ディジタ
ル計数値変換を追従せしめないよう作用するディジタル
計数値変換の非追従帯域設定手段を含んで構成される。

従って、第１図および第４図と共通する部分には全て同
一符号が用いられる。この非追従帯域設定手段は、基準
電圧Ｖｏに対し高／低に僅かズトた比較電圧Ｖ　ｏ　ｔ
　　およびＶ　ｏ　ｚ　　をもつ２つのコンパレータ２
ａおよび２ｂと、これら２値化出力を論理和演算する否
定論理和回路１５と、この出力でアップ・ダウン・カウ
ンタ３のクロック信号ＣＫ回路を断または接に切替える
スイッチ回路１６とから構成される。

本実施例によれば、入力信号Ｖｔのレベル変動が僅少で
あれば、スイッチ回路１６によりこの期間クロック信号
ＣＫの供給は停止される。従って。

カウンタ３は入力レベルに追従したディジタル計数値変
換動作を一時止めるので、利得制御回路のジッタ動作を
防止し得る。

第７図は本発明の第４の実施例を示すブロック回路図で
ある。本実施例の増幅回路装置は、多段増幅回路が複数
個の直列段に分割され、直列段毎に自動利得されるよう
回路構成される。本実施例の多段増幅回路１０は２つの
直列段１０ａおよび１０ｂに分割され、それぞれ個別に
自動利得されることを示す。すなわち、２０は本発明に
よる自動利得回路を包括的に示しており、その他の同一
符号は全て前実施例と共通する部分をそれぞれ示してい
る。本実施例によると、入力レベルの小さな変動に対し
てはＡＧＣ回路ｌ旦のみで低レベルの利得制御が行なわ
れ、これを超える変動があった場合にのみ直列段１０ａ
を含めた全段にわたる入ＧＣ回路動作が行なわれるよう
にすることができる。この場合、直列段１０ａに対する
ＡＧＣ回路動作がまず行なわれ、ついでＡＧＣ回路２０
が再び作動して直列段１０ｂの利得制御が細かに行なわ
れる。すなわち、この場合の利得制御動作は全段にわた
り単位利得（例えば５ｄＢと２ｄＢ　）直列段１０Ｈに
おける大きな利得切替え動作を減少せしめることができ
、切替えノイズの発生をきわめて有効に防止することが
できる。このようにＡＧＣ回路を２組用意すると回路素
子が増えるので、４個のコンパレータの代わりに４値の
Ａ／Ｄ／ンバータを用いてもよい。

（発明の効果） 以上詳細に説明したように、本発明増幅回路装置は複数
個の増幅器を並列接続した信号増幅回路の縦続接続を含
み、入力レベルの変動に追従するディジタル信号で各段
の出力利得が自動制御されるので、入力信号レベルの変
動に忠実に応答する高精度の自動利得制御出力を得るこ
とができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック回路図、
第２図はコンパレータの一例を示す接続回路図、第３図
は切替回路の一例を示す接続回路図、第４図は本発明の
＠２の実施例を示すブロック回路図、第５図は可変利得
増幅器の一例を示す接続回路図、第６図は本発明の第３
の実施例を示すブロック回路図、第７図は本発明の第４
の実権例を示すブロック回路図である。 １０・・・・・・多段増幅回路、１０ａ、１０ｂ・・・
・・・分割直列段、１・・・・・・検波器、　　２　＊
　２　ａ　＊　２　ｂ・・・・・・コンパ１７−タ、３
・・・・・・アップ・ダウン・カウンタ。 ４・・・・・・ＲＯＭ信号変換装置、入ｌ〜Ａ１ｚ・・
・・・・個別増幅器、入１３．入１４・・・・・・可変
利得増幅器、Ｋ１−に６・・・・・・切替回路、ｖｌ・
・・・・・入力信号、ｖ２・・・・・・検波出力、ｖ３
・・・・・・２値化出力、Ｖ４・・・・・・ディジタル
変換計数値、■５〜ｖ９・・・・・・増幅器選択信号、
ＣＫ・・・・・・クロック信号、Ｉｆ、Ｉ２・・・・・
・アナログ制御電流、９．１０・・・・・・Ｄ／入入換
換器Ｖｏ・・・・・・基準電圧、１５・・・・・・否定
論理和回路、１６・・・・・・スイッチ回路、２０・・
・・・・直列段１０ｂのＡＧＣ回路、ａ・・・・・・入
力端子、ｂ、ｃ・・・・・・出力端子。 ＄　３　図

Claims (7)

【特許請求の範囲】
1. （１）複数個の増幅器をそれぞれ並列接続した複数個の
   信号増幅回路の縦続接続からなる多段増幅回路と前記多
   段増幅回路の自動利得制御回路とからなり、前記自動利
   得制御回路は、前記多段増幅回路の出力の一部を検出す
   る検波手段と、前記検波手段の出力レベル変動に応答し
   て基準電圧とのレベル差を２値化する比較回路と、前記
   比較回路出力の時間変動に追従して逐次ディジタル計数
   値に変換する比較回路レベル差出力のディジタル計数値
   変換手段と、前記ディジタル計数値変換手段が逐次計数
   するディジタル計数値に応答して前記多段増幅回路にお
   ける複数個の増幅器を信号増幅回路毎に選択し組合せ接
   続する増幅器の個別選択接続手段とを備えることを特徴
   とする増幅回路装置。
2. （２）前記多段増幅回路が一つの増幅器からなる可変利
   得増幅回路の縦続接続を含み、前記ディジタル計数値に
   応答するアナログ電流により利得制御する自動利得制御
   回路を備えることを特徴とする特許請求の範囲第（１）
   項記載の増幅回路装置。
3. （３）前記多段増幅回路が複数個の直列段に分割される
   ことを特徴とする特許請求の範囲第（１）項または第（
   ２）項記載の増幅回路装置。
4. （４）前記比較回路レベル差出力のディジタル計数値変
   換手段を、２値化された比較回路出力をクロック信号で
   歩進計数するアップ・ダウン・カウンタにより構成する
   ことを特徴とする特許請求の範囲第（１）項ないし第（
   ３）項のいずれか一つに記載の増幅回路装置。
5. （５）前記比較回路レベル差出力のディジタル計数値変
   換手段に、前記検波手段出力レベルと基準電圧近傍の比
   較電圧とのレベル差変動に不感動の比較回路出力時間変
   動に対する非追従帯域設定手段を設けることを特徴とす
   る特許請求の範囲第（１）項ないし第（３）項のいずれ
   か一つに記載の増幅回路装置。
6. （６）前記増幅器の個別選択接続手段が、前記ディジタ
   ル計数値変換手段からのディジタル計数値を増幅器選択
   信号に変換するＲＯＭ信号変換装置と前記増幅器選択信
   号で作動する切替スイッチ回路とにより構成されること
   を特徴とする特許請求の範囲第（１）項または第（３）
   項記載の増幅回路装置。
7. （７）前記ＲＯＭ信号変換装置からの増幅器選択信号を
   アナログ電流に変換するディジタル・アナログ変換器を
   備えることを特徴とする特許請求の範囲第（２）項また
   は第（３）項記載の増幅回路装置。