JPS61245668A

JPS61245668A - 画像読取方式

Info

Publication number: JPS61245668A
Application number: JP60086508A
Authority: JP
Inventors: Fujio Unoko; 右ノ子　富士夫
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1985-04-24
Filing date: 1985-04-24
Publication date: 1986-10-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、擬似的に２色の画情報を読み取る画像読取方
式に関する。

［従来技術］一般に、ファクシミリ装置で書画情報を伝送するさい、
原稿に部分的に赤色のアングライン等を引いてその部分
を強調したいという要求がある。

また、当然のことながらこのアングラインは、受信装置
側において赤色で記録される必要がある。

このためには、まず原稿を赤黒内の３色に読み取る必要
があり、従来では、送信装置側の画像読取装置（スキャ
ナ）に赤色を読み取る機能を追加して、実際に赤情報を
読み取っていた。

したがって、このような従来装置では、赤色情報を読み
取るための赤色読取装置を必要とするので、画像読取装
置に２組の読取装置を備えることになり、その結果、多
大なコストを要し、ファクシミリ装置のコストが大きく
なるという不都合を生じていた。なお、受信装置で赤色
と黒色の情報を記録するには、２段階に発色するサーマ
ルペーパを用い、赤色情報の部分では同じラインを２度
書きすればよく、構成的には黒白の記録装置と同じなの
で、コストアップの不都合はない。

［目的］本発明は、このような従来技術の不都合を解消するため
になされたものであり、装置をコストアップすｇことな
く赤色情報も読み取ることのできる画像読取方式を提供
することを目的とする。

［構成］本発明は、この目的を達成するために、読取原稿に文字
書き込み領域とマーク書き込み領域を交互に設定し、こ
のマーク書き込み領域において同一主走査線上に所定サ
イズのマークが複数個記録されていた場合は、これらの
マークではさまれる部分の画素を所定の色情報の画素と
して判別している。

以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例にかかる読取原稿の一例を
示しており、この読取原稿ＲＤは、その先端から、文字
を記入する副走査方向の長さがＬｌの文字記入領域ＬＡ
、および、アングラインの先端と後端を示すマークを記
入する副走査方向の長さが１．２のマーク記入領域ＭＡ
が、交互に繰り返して設定されている。また、これらの
文字記入領域ＬＡおよびマーク記入領域ＭＡを明確に識
別できるように、罫線りを形成しておくこともできる。

その場合、この罫線りは、読取部において認識されない
色彩（例えば淡青色等）で形成する必要がある。

第２図は、読取原稿ＲＤを読み取った信号から、文字記
入領域ＬＡおよびマーク記入領域稲を判別するとともに
、マークが記入されている場合には、アングラインに対
応する部分の画信号を発生する画信号判別部の一例を示
している。

同図において、読取原稿ＲＤを読み取る読取部１は、そ
の主走査に対応して画信号ＰＸ、この画信号ＰＸの各ビ
ットの同期したクロック信号ＣＰ、画信号Ｐｘの１ライ
ン転送に同期して出力されるライン同期信号ＬＳＩ、こ
のライン同期信号ＬＳＩよりもクロック信号ＣＰの４周
期分遅れて出力されるライン同期信号ＬＳ２を出力する
。

画信号ＰＸは切換器６を介してマークデコーダ１２に、
あるいは、さらに切換器７を介してラインメモリ１６お
よびラインメモリ１７のいずれか一方に加えられ、ライ
ン同期信号ＬＳＩはフリップフロップ２のトリガ入力端
Ｔ、色信号発生器３のクロック入力端ＣＫ、および、ア
ドレスカウンタ４の負論理のロ−ド入力端ＬＤに加えら
れ、クロック信号ＣＰはアドレスカウンタ４およびアド
レスカウンタ５のクロック入力端ＣＫに加えられ、ライ
ン同期信号ＬＳ２はアドレスカウンタ５の負論理のロー
ド入力端ＬＤに加えられている。

フリップフロップ２は、ライン同期信号ＬＳＩが加わる
度にその論理状態を反転し、その出力する書き込み制御
信号ＷＴは、ラインメモリ１６．１８の書き込み制御入
力端Ｖおよびセレクタ１３．１４の制御入力端Ｓに加わ
っている。また、この書き込み制御信号１ｉ１７は、イ
ンバータ１５を介して反転されたのち、切換器７，８，
９．１０の制御入力端およびラインメモリ１７．１９の
書き込み制御入力端Ｖに加えられる。

これにより、１ライン毎に切換器７，８，９．１０が切
り換え作動して、ラインメモリ１６とラインメモリ１８
およびラインメモリ１７とラインメモリ１９が交互に選
択されるとともに選択されたものが書き込み状−に制御
され、選択されないものが読み出し状態に制御され、そ
の結果、ラインメモリ１６．１７およびラインメモリ１
８．１９は、それぞれ文字記入類域ＬＡに対応した画情
報を記憶するダブルバッファおよびマーク記入領域ＭＡ
に対応した画情報を記憶するダブルバッファとして機能
する。

色信号発生器３は、ライン同期信号ＬＳＩの計数値が文
字記入領域ＬＡの長さＬｌに対応した計数値ＴＬＩの間
［１」で、その後のマーク記入領域ＨＡの長さＬ２に対
応した計数値ＴＬ２の間「２］の色信号ＣＤ（第３図参
照）を発生し、この色信号ＣＤを切換器６，１１の制御
入力端および次段装置に出力している。

これにより、文字記入領域ＬＡに対応した部分の画信号
ＰＸは切換器７を介してラインメモリ１６．１７側に、
マーク記入領域ＭＡに対応した部分の両信号Ｐｘはマー
クを判別してアングラインに対応するアンダライン信号
ＵＬを発生するマークデコーダ１２に加えられるととも
に、文字記入領域ＬＡに対応した部分の画信号Ｐｘとマ
ーク記入領域ＭＡに対応した部分のアンダライン信号Ｕ
Ｌが交互に選択さ、れて次段装置に出力される。さらに
、この画信号Ｐｘが出力されている状態では色信号ＣＤ
が、黒をあられす、「１」になっており、アンダライン
信号ＵＬが出力されている状態では色信号ＣＤが、白を
あられす「０」になっていて、次段装置におけるぺ判別
が可能になっている。

アドレスカウンタ４は、ライン同期信号ＬＳ’ｌの立ち
下がりしこ同期して「０」をロードするとともにクロッ
ク信号ｃｐを計数してアドレスデータＡＤＩを形成し、
そのアドレスデータＡＤＩをラインメモリ１６゜１７の
アドレス入力端、セレクタ１３の入力端Ａおよびセレク
タ１４の入力端Ｂに出力している。

これにより、ラインメモリ１６．’１７には、書き込み
状態に制御されている場合は、そのデータ入力端ＤＩに
加わっている画信号ＰＸのアドレス達、読み出し状態に
制御されている場合は、そのデータ出力端から出方する
画信号ＰＸのアドレスがそれぞれ与えられる。

アドレスカウンタ５は、ライン同期信号ＬＳ２の立ち下
がりに同期して「０」をロードするとともにクロック信
号ＣＰを計数してアドレスデータＡＤ２を形成し、その
アドレスデータＡＤ２をセレクタ１３の入力端Ｂおよび
セレクタ１４の入力端Ａにそれぞれ出力している。

このセレクタ１３．１４は書き込み制御信号ｖＴが「１
」の場合に入力端Ａに加わっている信号を選択するので
、ラインメモリ１８．１９のうち、書き込み状態にされ
ているものにはアドレスデー５　ＡＤ２が書き込みアド
レスとして与えられ、また、読み出し状態にされている
ものにはアドレスデータＡＤＩが読み出しアドレスとし
て与えられる。

以上の構成で、読取部ｌが文字記入領域ＬＡを読み取っ
ている場合は、画信号ＰＸがラインメモリ１６゜１７の
一方゛に記憶されるとともに他方から１ライン前の画信
号Ｐｘが読み出される。このときは色信号ＣＤが「１」
゛になっているので、この画信号Ｐｘは、黒色の画情報
として次段装置で判別される。

また、読取部１がマーク記入領域ＭＡを読み取っている
場合は、アンダライン信号ＵＬがラインメモリ１８．１
９の一方に記憶されるとともに他方から１ライン前のア
ンダライン信号ＵＬが読み出される。このときは色信号
ＣＤが「０」になっているので、このアンダライン信号
ＵＬは、赤色の画情報として次段装置で判別される。

また、かかる画信号ＰＸおよびアンダライン信号ＵＬを
入力した次段装置は、画信号Ｐｘに対しては黒情報とし
て、アンダライン信号ＵＬに対しては赤情報としてそれ
ぞれに対応した処理を実行する。

これにより、第１図に示したようにマークＭＫＩ。

ＭＫ２．ＭＫ３．ＭＫ４が形成されている場合は、第４
図に示したように、アンダラインＬυ１．ＬＵ２が判別
され、受信装置で記録される。

第５図にマークデコーダ１２の一例を示す。

同図において、画信号Ｐｘ（第６図（ａ）参照）および
クロック信号ＣＰ（第６図（ｂ）参照）はフリップフロ
ップ２１のデータ入力端りおよびクロック入力端ＩＪに
それぞれ加えられ、このフリップフロップ２１のＱ出力
はモノマルチ２２．２３の立ち上がリトリガ入力端Ｔに
加えられている。

モノマルチ２２は、トリガされるとクロック信号ＣＰよ
りも小さいパルス幅のパルスを発生し、その負論理出力
信号Ｓｔ（第６図（ｃ）参照）をフリップフロップ２１
の負論理のリセット入力端Ｒおよびカランタ２４のクロ
ック入力端ＣＫに出力する。

モノマルチ２３は、トリガ′されるとマークの最大長さ
に対応したパ□ルス幅の信号Ｓ２（第６図（ｄ）参照）
を発生して、カウンタ２４の負論理のクリア入力端カウ
ンタ２４の出力データは、その基準入力端Ａに設定器２
６に設定されているマークの最低長さデータが加わって
いる比較器２５の比較入力端Ｂに加比較器２５は、比較
入力端Ｂのデータが基準入力端Ａのデータと等しいか大
きい場合に、信号Ｓ３（第６図（ｅ）参照）を「１」に
立ち上げる。

この信号Ｓ３は、フリップフロップ２７のクロツクプフ
ロップ２７は信号Ｓ３が立ち上げられる度にその状態が
反転し、このフリップフロップ２７の０出力がアンダラ
イン信号ＵＬ（第６図（ｆ）参照）として出力される。

の先端をあられすマークが付されていて、゛その部分を
読み取って得られた画信号ｐｘがマークの最低長さ以上
連続して「１」になっていると、カウンタ２４の出力が
設定器２６の出力以上になるので、比較器２５の出力Ｓ
３が立ち上がって、フリップフロップ２７がセット状態
になり、アンダライン信号ＵＬがたちあがる。

また、アングラインの後端をあられすマークを読み取っ
て得られた画信号ＰＸがマークの最低長さ以上連続して
「１」になっていると、同様に信号Ｓ３が立ち上がるの
でフリップフロップ２７がリセット状態になり、これに
よってアンダライン信号ＵＬが立ち下がる。

このようにして、２つの連続したマークで挟まれた部分
がアングラインとして判別される。

また、このようにマークが検出されるタイミングが、マ
ークの最小長さに対応したクロック信号ＣＰの周期だけ
遅れるので、上述したように、ライン同期信号ＬＳ２を
ライン同期信号ＬＳＩよりもそのタイミングに相当する
時間だけ遅延することにより、このアンダライン信号Ｕ
Ｌをラインメモリ１８あるいはラインメモリ１９に書き
込むときのアドレスＡＤ２を、読み出しアドレスＡＤＩ
よりもそのタイミングの遅れ分に相当する値（この場合
は４周期すなわち４）だけずらしている。当然のことな
がら、このライン同期信号ＬＳＩとＬＳ２の遅延量は、
マークの最小長さに対応して設定すればよく、上記した
値に限定されない。

なお、このマークデコーダ１２の構成は、これに限るこ
とはない。また、設定器２６に設定しているデータは、
文字の１部をマークと混同しないような値に設定してい
る。たとえば、マークの長さを０．５−１．０ｍｍと設
定すると、主走査の解像度が８ｄａｔ／＋ｎｍの場合、
その設定データを４にする。さらに同じ条件では、モノ
マルチ２３のパルス幅は、クロック信号ＣＰの８周期分
に設定する。

［効果］以上説明したように、本発明によれば、読取原稿に文字
書き込み領域とマーク書き込み領域を交互に設定し、こ
のマーク書き込み領域において同一主走査線上に所定サ
イズのマークが複数個記録されていた場合は、これらの
マークではさまれる部分の画素を所定の色情報の画素と
して判別しているので、装置をコストアップすることな
く赤色情報も読み取ることができるという利点を得る。

【図面の簡単な説明】

第１図は読取原稿の一例を示した平面図、第２図は画信
号判別部の一例を示したブロック図、第３図は色信号の
一例を示した波形図、第４図はアングラインの一例を示
した平面図、第５図はマークデコーダの一例を示したブ
ロック図、第６図（ａ）〜（ｆ）はマークデコーダの動
作を説明するための波形図である。２．２１．２７・・・フリップフロップ、３・・・色信
号発生器、４．５・・・アドレスカウンタ、６．７，８，９，１０．１１・・・切換器、１２・・・
マークデコーダ、１３．１４・・・セレクタ、１５・・
・インバータ、１６，１７，１８゜１９・・・ラインメ
モリ、２２．２３・・・モノマルチ、２４・・・カウン
タ、２５・・・比較器、２６・・・設定器。

Claims

【特許請求の範囲】

読取原稿を２色に分解して読み取る画像読取方式におい
て、読取原稿に文字書き込み領域とマーク書き込み領域
を交互に設定し、このマーク書き込み領域において同一
主走査線上の異なる位置に所定長さのマークが少なくと
も２つ書き込まれていた場合は、これらのマークに挟ま
れた部分の画素を所定の色情報の画素として判別するこ
とを特徴とする画像読取方式。