JPS61248446A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61248446A JPS61248446A JP9036085A JP9036085A JPS61248446A JP S61248446 A JPS61248446 A JP S61248446A JP 9036085 A JP9036085 A JP 9036085A JP 9036085 A JP9036085 A JP 9036085A JP S61248446 A JPS61248446 A JP S61248446A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- high melting
- point metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
導電性多結晶シリコン膜と、シリコンが高融点金属より
多い成分の高融点金属シリサイド膜と、高融点金属膜と
を積層した三層からなる配線構造、または、シリコンが
高融点金属より多い成分の高融点金属シリサイド膜と、
高融点金属膜とを積層した二層からなる配線構造を設け
た半導体装置の提案である。
多い成分の高融点金属シリサイド膜と、高融点金属膜と
を積層した三層からなる配線構造、または、シリコンが
高融点金属より多い成分の高融点金属シリサイド膜と、
高融点金属膜とを積層した二層からなる配線構造を設け
た半導体装置の提案である。
［産業上の利用分野］
本発明は半導体装置のうち、その配線構造に関する。
ＩＣなどの半導体装置においては、半導体基板上に半導
体素子やその他の回路素子が形成され、それらの領域か
ら導出する電極配線が上面に多数設けられている。
体素子やその他の回路素子が形成され、それらの領域か
ら導出する電極配線が上面に多数設けられている。
それらの電極配線は、従前から現在までアルミニウム膜
またはその合金膜が用いられているが、アルミニウムは
融点が低いのが問題で、ＩＣを高集積化、高密度化して
多層配線を形成する場合に、眉間絶縁膜の形成等に制約
を与える欠点がある。
またはその合金膜が用いられているが、アルミニウムは
融点が低いのが問題で、ＩＣを高集積化、高密度化して
多層配線を形成する場合に、眉間絶縁膜の形成等に制約
を与える欠点がある。
そのため、それに代わる配線材料として、導電性多結晶
シリコン膜が併用されるようになってきたが、多結晶シ
リコン膜は電気伝導度が低い難点がある。従って、最近
には、高融点金属または高融点金属シリサイドを電極配
線に使用する方法が採られており、例えば、タングステ
ン（Ｗ）やモリブデン（Ｍｏ）などの高融点金属、タン
グステンシリサイド（ＷＳｉｘ ）やモリブデンシリサ
イド（ＭｏＳｉｘ ）などのシリサイド膜などがその代
表的な材料である。
シリコン膜が併用されるようになってきたが、多結晶シ
リコン膜は電気伝導度が低い難点がある。従って、最近
には、高融点金属または高融点金属シリサイドを電極配
線に使用する方法が採られており、例えば、タングステ
ン（Ｗ）やモリブデン（Ｍｏ）などの高融点金属、タン
グステンシリサイド（ＷＳｉｘ ）やモリブデンシリサ
イド（ＭｏＳｉｘ ）などのシリサイド膜などがその代
表的な材料である。
しかし、これらの配線材料を半導体基板に形成する場合
、その密着性について十分に考慮されていなければなら
ない。
、その密着性について十分に考慮されていなければなら
ない。
［従来の技術］
第３図は従来の電極配線を形成した構造断面図を例示し
ており、図において、ｌはｐ型シリコン基板、２はｎ型
シリコン領域、３は二酸化シリコン（ＳｉＯ２）膜、４
はシリコン領域２に接続する電極配線であって、この電
極配線４は導電性多結晶シリコン膜４−１とタングステ
ン膜４−２とを積層した二層からなる配線層である。
ており、図において、ｌはｐ型シリコン基板、２はｎ型
シリコン領域、３は二酸化シリコン（ＳｉＯ２）膜、４
はシリコン領域２に接続する電極配線であって、この電
極配線４は導電性多結晶シリコン膜４−１とタングステ
ン膜４−２とを積層した二層からなる配線層である。
このように二層からなる配線層を形成する理由は、多結
晶シリコン膜だけでは、たとえ不純物を十分に含有させ
て導電性を与えても、その電気伝導度が金属膜に比べて
１〜２桁程度低いからで、それを補って低抵抗の配線層
にする目的で、タングステン膜を上層に形成しているわ
けである。
晶シリコン膜だけでは、たとえ不純物を十分に含有させ
て導電性を与えても、その電気伝導度が金属膜に比べて
１〜２桁程度低いからで、それを補って低抵抗の配線層
にする目的で、タングステン膜を上層に形成しているわ
けである。
尚、これらの多結晶シリコン膜とタングステン膜のいず
れも、化学気相成長（ＣＶＤ）法によって被着し、その
うち、タングステン膜は六弗化タングステン（ＷＦｓ）
を分解成長して、多結晶シリコン膜の上にのみ選択成長
する形成方法によるものである。
れも、化学気相成長（ＣＶＤ）法によって被着し、その
うち、タングステン膜は六弗化タングステン（ＷＦｓ）
を分解成長して、多結晶シリコン膜の上にのみ選択成長
する形成方法によるものである。
［発明が解決しようとする問題点］
ところが、多結晶シリコン膜上にタングステン膜をＣＶ
Ｄ法で１０００Å以上の膜厚に成長して、アニール（熱
処理）すると、この配線層が剥離すると云う問題がある
。
Ｄ法で１０００Å以上の膜厚に成長して、アニール（熱
処理）すると、この配線層が剥離すると云う問題がある
。
それは、タングステンと多結晶シリコンとの熱膨張が太
き（異なるために、アニールすると剥がれ易（なるもの
と考えられる。
き（異なるために、アニールすると剥がれ易（なるもの
と考えられる。
しかし、配線形成後のアニールを省略するわけにはいか
ない。それは、数１００〜ｔｏｏｏ℃でアニールするこ
とによって、その電極配線層が結晶化し、シリサイド化
して低抵抗となるからである。且つ、配線層の眉間に設
ける燐シリケートガラス（ＰＳＧ）膜は、温度１０００
℃程度でメルト（熔融）して表面を滑らかにするメルト
工程があり、その点からもアニールは避けられない。
ない。それは、数１００〜ｔｏｏｏ℃でアニールするこ
とによって、その電極配線層が結晶化し、シリサイド化
して低抵抗となるからである。且つ、配線層の眉間に設
ける燐シリケートガラス（ＰＳＧ）膜は、温度１０００
℃程度でメルト（熔融）して表面を滑らかにするメルト
工程があり、その点からもアニールは避けられない。
本発明は、このようなアニールによっても剥離しない配
線構造を有する半導体装置を提案するものである。
線構造を有する半導体装置を提案するものである。
［問題点を解決するための手段〕
その目的は、導電性多結晶シリコン膜と高融点金属膜の
間に、シリコン成分が高融点金属成分より多い高融点金
属シリサイド膜を介在させた三層からなる配線構造を有
するか、または、シリコン成分が高融点金属成分より多
い高融点金属シリサイド膜の上に高融点金属膜を積層し
た二層からなる配線構造を有する半導体装置によって達
成される。
間に、シリコン成分が高融点金属成分より多い高融点金
属シリサイド膜を介在させた三層からなる配線構造を有
するか、または、シリコン成分が高融点金属成分より多
い高融点金属シリサイド膜の上に高融点金属膜を積層し
た二層からなる配線構造を有する半導体装置によって達
成される。
［作用］
即ち、本発明は、多結晶シリコン膜と高融点金属膜との
間に、シリコン成分の多い高融点金属シリサイド膜を介
在させて、配線の断面方向に漸次にシリコン含有量を減
少させた配線構造をもった半導体装置にする。または、
多結晶シリコン膜を設けないで、シリコン成分の多い高
融点金属シリサイド膜と高融点金属膜との二層の配線構
造をもった半導体装置にする。
間に、シリコン成分の多い高融点金属シリサイド膜を介
在させて、配線の断面方向に漸次にシリコン含有量を減
少させた配線構造をもった半導体装置にする。または、
多結晶シリコン膜を設けないで、シリコン成分の多い高
融点金属シリサイド膜と高融点金属膜との二層の配線構
造をもった半導体装置にする。
そうすれば、熱膨張率の急激な差はなくなって、配線の
剥離は減少する。
剥離は減少する。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）は本発明にかかる配線構造の断面図を示し
ており、電極配線５がｎ型シリコン領域２に接続して形
成されており、その他の記号は第３図と同様に、１はｐ
型シリコン基板、３は５ｉ０２膜である。
ており、電極配線５がｎ型シリコン領域２に接続して形
成されており、その他の記号は第３図と同様に、１はｐ
型シリコン基板、３は５ｉ０２膜である。
その電極配線５のうち、５−１は膜厚１０００人の多結
晶シリコン膜、５−２は同じく膜厚１０００人のシリコ
ン成分の多いタングステンシリサイド膜、例えばＷ Ｓ
ｉ ４膜、５−３は膜厚２０００人のタングステン膜
である。
晶シリコン膜、５−２は同じく膜厚１０００人のシリコ
ン成分の多いタングステンシリサイド膜、例えばＷ Ｓ
ｉ ４膜、５−３は膜厚２０００人のタングステン膜
である。
これらは、いずれもＣＶＤ法で被着して、多結晶シリコ
ン膜５−１はモノシラン（ＳｉＨａ）の熱分解で形成し
、タングステンシリサイド膜５−２はＷＦ６とＳｉＨ４
との混合ガス（ガス比はＳｉＨ４：ＷＦ、＝６０： １
）を温度４５０℃で分解させるとシリコン量のリッチな
Ｗ Ｓ ｉ ４膜になる。即ち、成長温度を３５０℃程
度にすると、一般的組成のＷ Ｓ ｉ ２膜が形成され
るが、成長温度を高めるとシリコンのリッチな膜が成長
する。更に、タングステン膜５−３はＷＦ６とＨ２との
混合ガスを分解して、選択的にタングステンを成長する
。
ン膜５−１はモノシラン（ＳｉＨａ）の熱分解で形成し
、タングステンシリサイド膜５−２はＷＦ６とＳｉＨ４
との混合ガス（ガス比はＳｉＨ４：ＷＦ、＝６０： １
）を温度４５０℃で分解させるとシリコン量のリッチな
Ｗ Ｓ ｉ ４膜になる。即ち、成長温度を３５０℃程
度にすると、一般的組成のＷ Ｓ ｉ ２膜が形成され
るが、成長温度を高めるとシリコンのリッチな膜が成長
する。更に、タングステン膜５−３はＷＦ６とＨ２との
混合ガスを分解して、選択的にタングステンを成長する
。
このように、配線層のシリコン量が、配線層の断面で考
えて、下から上へ漸次に減少する構造にすれば、アニー
ルしても、下地とのストレス（膨張率の相異などによる
ストレス）が少なくなり、且つ、配線層の内部でのスト
レスも少なくなるため、配線の割れや剥離が低下する。
えて、下から上へ漸次に減少する構造にすれば、アニー
ルしても、下地とのストレス（膨張率の相異などによる
ストレス）が少なくなり、且つ、配線層の内部でのスト
レスも少なくなるため、配線の割れや剥離が低下する。
第１図（ｂ）は配線層のシリコン量とタングステン量と
の含有量と配線の縦方向の断面との関係を示す図表であ
る。
の含有量と配線の縦方向の断面との関係を示す図表であ
る。
次に、第２図は本発明にかかる他の配線構造の断面図を
示しており、電極配線６は膜厚２０００人のシリコン成
分の多いＷ Ｓ ｉ ４膜６−１と膜厚２０００人のタ
ングステン膜６−２との二層からなる構造である。
示しており、電極配線６は膜厚２０００人のシリコン成
分の多いＷ Ｓ ｉ ４膜６−１と膜厚２０００人のタ
ングステン膜６−２との二層からなる構造である。
タングステンシリサイド膜を、このようにシリコン量の
リッチなＷ Ｓ ｉ ４膜とすると、５ｉ０２膜３との
密着も良くなるため、本構造にしても配線の剥離は減少
して、更に、配線層を低抵抗化することができる。
リッチなＷ Ｓ ｉ ４膜とすると、５ｉ０２膜３との
密着も良くなるため、本構造にしても配線の剥離は減少
して、更に、配線層を低抵抗化することができる。
［発明の効果］
以上の説明から明らかなように、本発明によれば剥がれ
のない低抵抗な配線構造を有する半導体装置が得られ、
ＩＣを高性能化することができるものである。
のない低抵抗な配線構造を有する半導体装置が得られ、
ＩＣを高性能化することができるものである。
第１図（ａ）および第２図は本発明にかかる配線構造の
断面図、 第１図世）は同図（ａ）の配線層のシリコン量とタング
ステン量との含有量と配線の縦方向の断面との関係図表
、 第３図は従来の配線構造の断面図である。 図において、 １はｐ型シリコン膜基板、 ２はｎ型シリコン領域、 ３は二酸化シリコン膜、 ４．５．６は電極配線、 ４−１．５−１は多結晶シリコン膜、 ４−２．５−３．６−２はタングステン膜、５−２．６
−１はシリコン成分の多いタングステンシリサイド膜 を示している。 第１１１ｉ１（Ｑ） 第 １１１１！ｉｂ） ＄発明６弘さ彩１街１国 第 ２ 図
断面図、 第１図世）は同図（ａ）の配線層のシリコン量とタング
ステン量との含有量と配線の縦方向の断面との関係図表
、 第３図は従来の配線構造の断面図である。 図において、 １はｐ型シリコン膜基板、 ２はｎ型シリコン領域、 ３は二酸化シリコン膜、 ４．５．６は電極配線、 ４−１．５−１は多結晶シリコン膜、 ４−２．５−３．６−２はタングステン膜、５−２．６
−１はシリコン成分の多いタングステンシリサイド膜 を示している。 第１１１ｉ１（Ｑ） 第 １１１１！ｉｂ） ＄発明６弘さ彩１街１国 第 ２ 図
Claims (2)
- （１）導電性多結晶シリコン膜と高融点金属膜の間に、
シリコン成分が高融点金属成分より多い高融点金属シリ
サイド膜を介在させた三層からなる配線構造を有するこ
とを特徴とする半導体装置。 - （２）シリコン成分が高融点金属成分より多い高融点金
属シリサイド膜の上に高融点金属膜を積層した二層から
なる配線構造を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036085A JPS61248446A (ja) | 1985-04-25 | 1985-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036085A JPS61248446A (ja) | 1985-04-25 | 1985-04-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61248446A true JPS61248446A (ja) | 1986-11-05 |
Family
ID=13996367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036085A Pending JPS61248446A (ja) | 1985-04-25 | 1985-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230739A (ja) * | 1989-01-06 | 1990-09-13 | Internatl Business Mach Corp <Ibm> | 耐火金属の付着方法 |
| US6703296B1 (en) * | 2003-04-17 | 2004-03-09 | Macronix International Co. Ltd. | Method for forming metal salicide |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015550A (ja) * | 1973-06-08 | 1975-02-19 | ||
| JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JPS59205713A (ja) * | 1983-05-10 | 1984-11-21 | Sony Corp | 半導体薄膜の結晶化方法 |
-
1985
- 1985-04-25 JP JP9036085A patent/JPS61248446A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015550A (ja) * | 1973-06-08 | 1975-02-19 | ||
| JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JPS59205713A (ja) * | 1983-05-10 | 1984-11-21 | Sony Corp | 半導体薄膜の結晶化方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230739A (ja) * | 1989-01-06 | 1990-09-13 | Internatl Business Mach Corp <Ibm> | 耐火金属の付着方法 |
| US6703296B1 (en) * | 2003-04-17 | 2004-03-09 | Macronix International Co. Ltd. | Method for forming metal salicide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866009A (en) | Multilayer wiring technique for a semiconductor device | |
| KR880006771A (ko) | 알루미늄 또는 알루미늄 화하물로 구성된 적어도 2개의 도체층을 포함하는 반도체 집적회로 및 그 제조방법 | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| JPH07297150A (ja) | 半導体装置の製造方法 | |
| JPS61248446A (ja) | 半導体装置 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPS61274345A (ja) | 半導体装置の製造方法 | |
| JPH0410219B2 (ja) | ||
| JP2582596B2 (ja) | 半導体装置の製造方法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| JPS61248447A (ja) | 配線層の形成方法 | |
| JPH0682631B2 (ja) | 半導体装置の製造方法 | |
| JPS60245256A (ja) | 半導体装置 | |
| JPS61250172A (ja) | タングステンシリサイド膜の成長方法 | |
| JPS61250173A (ja) | タングステンシリサイド膜の成長方法 | |
| JPH01191447A (ja) | 半導体装置の製造方法 | |
| JPS63316477A (ja) | 半導体装置およびその製造方法 | |
| JPH01206623A (ja) | 半導体装置の製造方法 | |
| JP2531440B2 (ja) | 半導体装置のＡｌ電極配線構造 | |
| JPH01105547A (ja) | 半導体装置の製造方法 | |
| JPS6138264B2 (ja) | ||
| KR0179826B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPS61248466A (ja) | 半導体装置 | |
| JP2560072B2 (ja) | 半導体装置における高融点金属電極の形成方法 |