JPS6125244B2 - - Google Patents
Info
- Publication number
- JPS6125244B2 JPS6125244B2 JP54034845A JP3484579A JPS6125244B2 JP S6125244 B2 JPS6125244 B2 JP S6125244B2 JP 54034845 A JP54034845 A JP 54034845A JP 3484579 A JP3484579 A JP 3484579A JP S6125244 B2 JPS6125244 B2 JP S6125244B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 claims description 11
- 238000009499 grossing Methods 0.000 claims 3
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は効率を向上させた電力増幅器のバイア
ス回路の改良に関する。
ス回路の改良に関する。
従来一般に広く用いられている増巾器にはＡ級
増巾器とＢ級増巾器があるが、前者はスイツチン
グ歪やクロスオーバ歪等が発生せず低歪率増巾器
としての利点があるが反面効率が低く、発熱量が
多くなる為アンプが大型になる、等種々の問題点
がある。又後者は効率は前者に比べ格段に向上す
る利点があるが、反面スイツチング歪やクロスオ
ーバ歪等が発生する等の欠点がある。
増巾器とＢ級増巾器があるが、前者はスイツチン
グ歪やクロスオーバ歪等が発生せず低歪率増巾器
としての利点があるが反面効率が低く、発熱量が
多くなる為アンプが大型になる、等種々の問題点
がある。又後者は効率は前者に比べ格段に向上す
る利点があるが、反面スイツチング歪やクロスオ
ーバ歪等が発生する等の欠点がある。
最近では上述の様な欠点を改善する目的で、信
号の大きさに応じてバイアスを変化させることと
し、その変化は信号が増加した場合には、その増
加に応じてバイアスを増加させ、信号が減少した
場合には所定の時定数で放電させてバイアスをゆ
つくり減少させることにより、Ａ級動作を保ちな
がら損失の改善を計ろうとする試みもなされてい
る。
号の大きさに応じてバイアスを変化させることと
し、その変化は信号が増加した場合には、その増
加に応じてバイアスを増加させ、信号が減少した
場合には所定の時定数で放電させてバイアスをゆ
つくり減少させることにより、Ａ級動作を保ちな
がら損失の改善を計ろうとする試みもなされてい
る。
即ち、前記の方法によるバイアスの変化は原理
的には第１図に示す様なもので、点線は信号の絶
対値波形で、実線はこの場合のバイアス波形であ
る。しかるに入力信号が高周波数になると、放電
時定数は変らないから、結果的に該高域周波数に
比較して非常に長い時定数になつてしまい、その
時のバイアスは第２図に示す如く、入力信号のピ
ーク値に等しい程度の値となつてしまい、通常の
Ａ級と何等変わりのないバイアスとなり、大きな
損失を生じることになり、初期の目的である損失
低減の効果はなくなつてしまう。
的には第１図に示す様なもので、点線は信号の絶
対値波形で、実線はこの場合のバイアス波形であ
る。しかるに入力信号が高周波数になると、放電
時定数は変らないから、結果的に該高域周波数に
比較して非常に長い時定数になつてしまい、その
時のバイアスは第２図に示す如く、入力信号のピ
ーク値に等しい程度の値となつてしまい、通常の
Ａ級と何等変わりのないバイアスとなり、大きな
損失を生じることになり、初期の目的である損失
低減の効果はなくなつてしまう。
又、上述とは逆に入力信号の周波数が前記放電
時定数に比べ非常に低い周波数である場合には、
時定数をもつてバイアスをゆつくり減少させると
いう効果はなくなり、第３図に示す如くバイアス
は信号波形のエンベロープとほとんど等しいエン
ベロープになつてしまう。
時定数に比べ非常に低い周波数である場合には、
時定数をもつてバイアスをゆつくり減少させると
いう効果はなくなり、第３図に示す如くバイアス
は信号波形のエンベロープとほとんど等しいエン
ベロープになつてしまう。
従つて本来の目的であるスイツチング歪やクロ
スオーバー歪をなくすることも出来なくなつてし
まう。この様に、低域周波数に於いてクロスオー
バー歪等が発生しない様に放電時定数を長く設定
すれば、損失が高域に於いて非常に大きなものと
なつてしまい、損失を少なくする為に放電時定数
を短かく設定すれば、低域周波数に於いてクロス
オーバー歪等が発生してしまう等して、一長一短
である。
スオーバー歪をなくすることも出来なくなつてし
まう。この様に、低域周波数に於いてクロスオー
バー歪等が発生しない様に放電時定数を長く設定
すれば、損失が高域に於いて非常に大きなものと
なつてしまい、損失を少なくする為に放電時定数
を短かく設定すれば、低域周波数に於いてクロス
オーバー歪等が発生してしまう等して、一長一短
である。
本発明の目的は上述の様な欠点のない増巾器を
提供するもので、信号周波数に関係なく、信号レ
ベルが減少するさい該信号レベルより所定レベル
大きな値を保ちながらバイアスを減少せしめるこ
とにより、歪率及び効率の向上を計ろうとするも
ので、以下図面に従つて詳細に説明する。第４図
は本発明の一実施例の回路図である。
提供するもので、信号周波数に関係なく、信号レ
ベルが減少するさい該信号レベルより所定レベル
大きな値を保ちながらバイアスを減少せしめるこ
とにより、歪率及び効率の向上を計ろうとするも
ので、以下図面に従つて詳細に説明する。第４図
は本発明の一実施例の回路図である。
図に於いて入力信号は入力端子１に印加され、
２分岐して、一方はトランジスタ９及び１０のベ
ース、ベース間に直列接続されたそれぞれ等しい
抵抗値を有する抵抗７及び８の接続点中に接続さ
れ、もう一方は両波整流回路２に接続され両波整
流されて、端子３をへてピーク検波回路４に接続
され両波整流波形が平滑されて直流信号となる。
該直流信号は端子５で２分岐して一方はダイオー
ド１４と抵抗１５を介して前記両波整流回路２の
出力端である端子３に接続され、もう一方は直流
信号を増巾する差動増巾回路６の正極性の入力端
子に接続される。該差動増巾回路６の正極性の出
力端子はトランジスタ９のベースに接続され、負
極性の出力端子はトランジスタ１０のベースに接
続される。トランジスタ９及び１０のコレクタは
それぞれ正電源（＋Ｂ）及び負電源（−Ｂ）に接
続され、エミツタはそれぞれ等しい抵抗値を有す
る抵抗１１及び１２の直列回路の両端に接続さ
れ、該抵抗１１及び１２の接続中点は負荷１７に
接続される。
２分岐して、一方はトランジスタ９及び１０のベ
ース、ベース間に直列接続されたそれぞれ等しい
抵抗値を有する抵抗７及び８の接続点中に接続さ
れ、もう一方は両波整流回路２に接続され両波整
流されて、端子３をへてピーク検波回路４に接続
され両波整流波形が平滑されて直流信号となる。
該直流信号は端子５で２分岐して一方はダイオー
ド１４と抵抗１５を介して前記両波整流回路２の
出力端である端子３に接続され、もう一方は直流
信号を増巾する差動増巾回路６の正極性の入力端
子に接続される。該差動増巾回路６の正極性の出
力端子はトランジスタ９のベースに接続され、負
極性の出力端子はトランジスタ１０のベースに接
続される。トランジスタ９及び１０のコレクタは
それぞれ正電源（＋Ｂ）及び負電源（−Ｂ）に接
続され、エミツタはそれぞれ等しい抵抗値を有す
る抵抗１１及び１２の直列回路の両端に接続さ
れ、該抵抗１１及び１２の接続中点は負荷１７に
接続される。
トランジスタ９のエミツタとトランジスタ１０
のエミツタとはそれぞれ差動増巾回路１３の正極
性及び負極性の入力端子に接続され、該差動増巾
回路１３の出力端は前記差動増巾回路６の負極性
入力端子に接続される。
のエミツタとはそれぞれ差動増巾回路１３の正極
性及び負極性の入力端子に接続され、該差動増巾
回路１３の出力端は前記差動増巾回路６の負極性
入力端子に接続される。
上述に於いて両波整流回路２は、入出力特性の
直線性に優れ、出力インピーダンスが充分に低
く、かつ正極性の出力を有する両波整流回路と
し、同様にピーク検波回路４は、入出力特性の直
線性に優れ、立上り特性が良好で、かつ保持性能
の良い正極性のピーク検波回路である。
直線性に優れ、出力インピーダンスが充分に低
く、かつ正極性の出力を有する両波整流回路と
し、同様にピーク検波回路４は、入出力特性の直
線性に優れ、立上り特性が良好で、かつ保持性能
の良い正極性のピーク検波回路である。
差動増巾回路６は充分に高い入力インピーダン
スを有し、充分に大きな増巾度を有する。又トラ
ンジスタ９及び１０はそれぞれ互いに相補特性を
有するNPNトランジスタ及びPNPトランジスタ
である。
スを有し、充分に大きな増巾度を有する。又トラ
ンジスタ９及び１０はそれぞれ互いに相補特性を
有するNPNトランジスタ及びPNPトランジスタ
である。
以上の構成による動作を下記に説明する。
第４図に於いて入力端子１に入力信号が印加さ
れると、該信号は２分岐して一方抵抗７及び８の
接続中点からトランジスタ９及び１０による相補
プツシユプル回路を介して負荷に供給される。
れると、該信号は２分岐して一方抵抗７及び８の
接続中点からトランジスタ９及び１０による相補
プツシユプル回路を介して負荷に供給される。
２分岐したもう一方の入力信号は両波整流回路
２に印加され、該両波整流回路２によつて端子３
に正極性の両波整流信号が生じ、ピーク検波回路
４によつて直流に変換され、端子５に直流信号が
生じる。該直流信号は２分岐して一方はダイオー
ド１４及び抵抗１５の直列回路を介して端子３に
印加され、もう一方は差動増巾回路６によつて増
巾され正極性及び負極性の出力端子間に差動出力
を発生し、トランジスタ９及び１０の各ベースの
間に印加されるので、それぞれのトランジスタに
入力信号に応じた直流電流（バイアス電流）が流
れ、それぞれのエミツタ間に直列接続された抵抗
１１及び１２の両端に直流信号電圧が生じる。
２に印加され、該両波整流回路２によつて端子３
に正極性の両波整流信号が生じ、ピーク検波回路
４によつて直流に変換され、端子５に直流信号が
生じる。該直流信号は２分岐して一方はダイオー
ド１４及び抵抗１５の直列回路を介して端子３に
印加され、もう一方は差動増巾回路６によつて増
巾され正極性及び負極性の出力端子間に差動出力
を発生し、トランジスタ９及び１０の各ベースの
間に印加されるので、それぞれのトランジスタに
入力信号に応じた直流電流（バイアス電流）が流
れ、それぞれのエミツタ間に直列接続された抵抗
１１及び１２の両端に直流信号電圧が生じる。
該直流信号電圧は差動増巾回路１３によつて増
巾された後、前記差動増巾回路６の膚極性入力端
子に負帰還される。
巾された後、前記差動増巾回路６の膚極性入力端
子に負帰還される。
従つて負帰還の作用によつて、差動増巾回路６
の負極性の入力端子、即ち前記差動増巾回路１３
の出力端子のレベルは端子５の直流信号レベルと
等しくなる様に制御される。
の負極性の入力端子、即ち前記差動増巾回路１３
の出力端子のレベルは端子５の直流信号レベルと
等しくなる様に制御される。
即ち、トランジスタ９及び１０のバイアス電流
が大きくなつて、差動増幅回路１３の出力の方が
端子５に現われるピーク検波回路４の出力より大
きくなれば差分が差動増幅回路６により反転増幅
されてトランジスタ９及び１０のバイアス電流を
下げ差動増幅回路１３の出力が下がる。逆にバイ
アス電流が小さくなつて差動増幅回路１３の出力
の方が端子５の出力により小さくなれば、その差
分が非反転増幅されてバイアス電流を下げ差動増
幅回路１３の出力が下がる。こうして差動増幅回
路１３の出力端子のレベルは端子５のレベルと等
しくなる様に制御される。従つて抵抗器１１，１
２の電圧降下に差動増幅器１３の増幅度を乗じた
値が端子５のレベルに等しくなるのであるから、
トランジスタ９及び１０の所望のバイアス電流
値、即ち、抵抗器１１，１２の電圧降下の所望値
から増巾器１３の増幅度を算出出来る。
が大きくなつて、差動増幅回路１３の出力の方が
端子５に現われるピーク検波回路４の出力より大
きくなれば差分が差動増幅回路６により反転増幅
されてトランジスタ９及び１０のバイアス電流を
下げ差動増幅回路１３の出力が下がる。逆にバイ
アス電流が小さくなつて差動増幅回路１３の出力
の方が端子５の出力により小さくなれば、その差
分が非反転増幅されてバイアス電流を下げ差動増
幅回路１３の出力が下がる。こうして差動増幅回
路１３の出力端子のレベルは端子５のレベルと等
しくなる様に制御される。従つて抵抗器１１，１
２の電圧降下に差動増幅器１３の増幅度を乗じた
値が端子５のレベルに等しくなるのであるから、
トランジスタ９及び１０の所望のバイアス電流
値、即ち、抵抗器１１，１２の電圧降下の所望値
から増巾器１３の増幅度を算出出来る。
しかして差動増巾回路１３の正極性及び負極性
の入力端子間のレベル即ちトランジスタ９及び１
０のバイアス電流も前記端子５の直流信号レベル
に応じて制御される。
の入力端子間のレベル即ちトランジスタ９及び１
０のバイアス電流も前記端子５の直流信号レベル
に応じて制御される。
次に端子５の直流信号レベルの変化即ち本発明
の主たる部分の動作について説明する。端子５の
レベルは入力信号が増加した場合には、該入力信
号レベルに応じた両波整流回路２の出力、即ち端
子３のレベルに応じて増加し、ピーク検波回路４
によつて直流信号に変換され該レベルを保持す
る。ここで入力信号レベルが若干減少した場合
も、該端子５に接続された前記差動増巾回路６の
入力インピーダンスが非常に高く、ダイオード１
４も不導通である為、前記直流信号レベルはほと
んど放電されることなく、該レベルを保持する。
の主たる部分の動作について説明する。端子５の
レベルは入力信号が増加した場合には、該入力信
号レベルに応じた両波整流回路２の出力、即ち端
子３のレベルに応じて増加し、ピーク検波回路４
によつて直流信号に変換され該レベルを保持す
る。ここで入力信号レベルが若干減少した場合
も、該端子５に接続された前記差動増巾回路６の
入力インピーダンスが非常に高く、ダイオード１
４も不導通である為、前記直流信号レベルはほと
んど放電されることなく、該レベルを保持する。
次に入力信号レベルが更に減少し、端子３のレ
ベルが端子５のレベルに対してダイオード１４の
順方向立上り電圧よりも低いレベルになるとダイ
オード１４が導通状態となる。従つて端子５のレ
ベルはダイオード１４及び抵抗１５を介し、両波
整流回路の充分に低い出力インピーダンスで急速
に放電され、減少し、端子３のレベルにダイオー
ド１４の順方向立上り電圧を加えた値となる。こ
こで抵抗１５は電流制御用として動作し、過大な
放電電流によつて両波整流回路２及びダイオード
１４が破壊するのを防止する。
ベルが端子５のレベルに対してダイオード１４の
順方向立上り電圧よりも低いレベルになるとダイ
オード１４が導通状態となる。従つて端子５のレ
ベルはダイオード１４及び抵抗１５を介し、両波
整流回路の充分に低い出力インピーダンスで急速
に放電され、減少し、端子３のレベルにダイオー
ド１４の順方向立上り電圧を加えた値となる。こ
こで抵抗１５は電流制御用として動作し、過大な
放電電流によつて両波整流回路２及びダイオード
１４が破壊するのを防止する。
従つて該抵抗１５の抵抗値は比較的小さな値で
あり、端子５のレベルは急速に減少し、ゆつくり
減少することはない。この時の端子１，３及び５
に於ける波形を第５図に示す。第５図―ａは端子
１のレベルで入力信号波形を示し、第５図―ｂは
端子３のレベルで両波整流波形、第５図―ｃは端
子５のレベルで、入力信号レベルが増加した場合
には、該入力レベルに応じて増加し、入力レベル
が所定のレベルに減少する迄は、前記入力レベル
に応じたレベルを保持し、入力レベルがダイオー
ド１４によつて定まる所定のレベルを越えて減少
した場合には、該入力レベルに所定のレベルを加
えたレベルになり、入力レベルがゼロになつた場
合には前記所定のレベルを保持している様子を示
している。ここで所定のレベルはダイオード１４
の順方向立上り電圧によつて定まり、ダイオード
１個又は複数個直列、又は適当な定電圧ダイオー
ドとダイオードの直列接続によつて適宜設定出来
る。
あり、端子５のレベルは急速に減少し、ゆつくり
減少することはない。この時の端子１，３及び５
に於ける波形を第５図に示す。第５図―ａは端子
１のレベルで入力信号波形を示し、第５図―ｂは
端子３のレベルで両波整流波形、第５図―ｃは端
子５のレベルで、入力信号レベルが増加した場合
には、該入力レベルに応じて増加し、入力レベル
が所定のレベルに減少する迄は、前記入力レベル
に応じたレベルを保持し、入力レベルがダイオー
ド１４によつて定まる所定のレベルを越えて減少
した場合には、該入力レベルに所定のレベルを加
えたレベルになり、入力レベルがゼロになつた場
合には前記所定のレベルを保持している様子を示
している。ここで所定のレベルはダイオード１４
の順方向立上り電圧によつて定まり、ダイオード
１個又は複数個直列、又は適当な定電圧ダイオー
ドとダイオードの直列接続によつて適宜設定出来
る。
この様にして本発明によれば入力信号レベルに
応じてバイアスを変化させ、かつ該バイアスの変
化は入力信号の周波数にも関係なく安定して所望
のバイアスを得ることが出来る。
応じてバイアスを変化させ、かつ該バイアスの変
化は入力信号の周波数にも関係なく安定して所望
のバイアスを得ることが出来る。
又以上の発明ではピーク検波回路４に接続され
る両波整流回路の出力端にダイオード１４と抵抗
１５の直列回路を接続したが、これに限らず、第
６図の様に両波整流回路２の他に同様の両波整流
回路２′を設け、この出力端に前記抵抗１５とダ
イオード１６の直列回路を接続してもよいことは
もち論である。
る両波整流回路の出力端にダイオード１４と抵抗
１５の直列回路を接続したが、これに限らず、第
６図の様に両波整流回路２の他に同様の両波整流
回路２′を設け、この出力端に前記抵抗１５とダ
イオード１６の直列回路を接続してもよいことは
もち論である。
以上の様に本発明によれば入力信号の減少のさ
いにも最適のバイアスを与えることが出来、安定
したＡ級動作を保つことが出来るので、スイツチ
ング歪やクロスオーバー歪は改善され、かつ損失
の少ないＡ級増巾器となし得る。
いにも最適のバイアスを与えることが出来、安定
したＡ級動作を保つことが出来るので、スイツチ
ング歪やクロスオーバー歪は改善され、かつ損失
の少ないＡ級増巾器となし得る。
第１図、第２図及び第３図は従来の電力増巾器
のバイアス状態を説明する波形図、第４図は本発
明の一実施例を示す回路図、第５図はそのバイア
ス状態を説明する波形図、第６図は本発明の他の
実施例を示す回路図である。図中２は両波整流回
路、４はピーク検波器、１４はダイオード、１７
は負荷である。
のバイアス状態を説明する波形図、第４図は本発
明の一実施例を示す回路図、第５図はそのバイア
ス状態を説明する波形図、第６図は本発明の他の
実施例を示す回路図である。図中２は両波整流回
路、４はピーク検波器、１４はダイオード、１７
は負荷である。
Claims (1)
- １ 入力信号を整流して整流出力信号を発生する
整流回路と、該整流回路の出力を平滑して平滑信
号を発生する平滑回路とを有し、上記平滑信号に
より出力トランジスタの直流バイアス電流を定め
る電力増幅器において、上記平滑回路の出力端子
と上記整流回路の出力端子又は上記整流回路の出
力と同等の出力を発生する他の整流回路の出力端
子との間にダイオードを接続することにより、上
記整流出力の減少時に上記平滑回路を放電する様
にしたことを特徴とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3484579A JPS55127709A (en) | 1979-03-24 | 1979-03-24 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3484579A JPS55127709A (en) | 1979-03-24 | 1979-03-24 | Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55127709A JPS55127709A (en) | 1980-10-02 |
| JPS6125244B2 true JPS6125244B2 (ja) | 1986-06-14 |
Family
ID=12425518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3484579A Granted JPS55127709A (en) | 1979-03-24 | 1979-03-24 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55127709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126673U (ja) * | 1984-07-24 | 1986-02-17 | カルソニックカンセイ株式会社 | コンソ−ルボツクスの軟質カバ− |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5790901U (ja) * | 1980-11-22 | 1982-06-04 | ||
| US4476441A (en) * | 1980-12-23 | 1984-10-09 | Zdzislaw Gulczynski | Push-pull power amplifier |
| US6133792A (en) * | 1998-09-17 | 2000-10-17 | Telefonakteibolaget Lm Ericsson | Method and apparatus for preventing power amplifier saturation |
-
1979
- 1979-03-24 JP JP3484579A patent/JPS55127709A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126673U (ja) * | 1984-07-24 | 1986-02-17 | カルソニックカンセイ株式会社 | コンソ−ルボツクスの軟質カバ− |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55127709A (en) | 1980-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
| US4054843A (en) | Amplifier with modulated power supply voltage | |
| US4115739A (en) | Power amplifier | |
| US4721919A (en) | Class G bridge amplifier with unipolar supplies | |
| US7332968B2 (en) | Amplifier circuit having an impedance-controllable bias-boosting circuit | |
| US7262666B2 (en) | Amplifier circuit having an extended Wilson current-mirror self-bias boosting circuit | |
| JPH0132684B2 (ja) | ||
| JPS63164604A (ja) | 増幅回路配置 | |
| JPS6125244B2 (ja) | ||
| US4877981A (en) | Precision device for soft clipping AC and DC signals | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS6318362B2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JPH0122255Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPS6119548Y2 (ja) | ||
| JPH0252882B2 (ja) | ||
| JPH0533058Y2 (ja) | ||
| JP4286538B2 (ja) | 回路配列 | |
| JPS6244574Y2 (ja) | ||
| JPS6216012Y2 (ja) | ||
| JPS5912206B2 (ja) | 直結式ｂ級増巾器 | |
| JPH063856B2 (ja) | Ａｇｃ回路 | |
| JPH0548358A (ja) | 自動利得制御回路 |