JPS61256868A - デ−タ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、データ処理方式に関し、詳しくは、ファクシ
ミリ装置やワークステーション等において５画像データ
をＣＣＩＴＴによる勧告のＧ３方式により圧縮・再生す
るための処理方式に関するものである。

従来技術 ＣＣＩＴＴでは、Ｇ３ファクシミリ用として。

１次元、および２次元のデータ圧縮法であるＭＨ（Ｍｏ
ｄｉｆｉｅｄ　　Ｈｕｆｆｍａｎ　　Ｃｏｄｉｎｇ）、
ＭＲ（Ｍｏｄｉｆｉｅｄ　　Ｒｅａｄ　　Ｃｏｄｉｎｇ
）を勧告している。

このうち、ＭＨは、走査線のランレングスをコード化す
る方法である。ＭＨコードは、２〜１２ビツトの長さを
持つコードであり、各ランレングスごとに決められてい
る。出現度数の多いランレングスには短いコードが、ま
た出現度数の少ないランレングスには長いコードが割当
てられる。１ラインは、ライン同期コードＥＱＬ″’ｏ
　ｏ　ｏ　ｏ　。

０００００００１”　、ＭＨコードのデータ、無効ビッ
トＦＩＬＬから組み立てられており、ＥＯＬコードを含
めた１ラインのコード化データがあらかじめ決められた
時間より短い場合には、ＦＩＬＬビットを次のＥＯＬコ
ードの前に付加する。ライン同期コードは、各ラインの
データの後に付加され、また１ページの最初のデータラ
インの前に付加される。

次に、２次元圧縮法のＭＲは、前ラインを参照しながら
コード化する方法である。従って、受信側にエラーがあ
った場合でも、エラーの波及が比較的少なくてすむ。Ｍ
Ｒは、コード化ラインと参照ラインの変化点（白から黒
、または黒から白にデータが変化する点）の出現のパタ
ーンにより、モード符号が定められている。

ところで、Ｇ３圧縮データをそのまま用いた場合、デー
タは可変長である。

このため、マイクロコンピュータを用いたシステムでは
、８ビツトまたは１６ビツト単位でデータが処理される
ため、ライン内で処理が終了せず、次のラインにかかっ
た処理となり、不都合がある。

また、マイクロコンピュータを用いたシステムで、デー
タの部分再生を行う場合には、どれだけがどのラインの
データであるのか判別することが困難であるため、この
データを処理できなかったり、あるいは圧縮データを収
納するメモリ等におけるライン単位のアドレス管理が複
雑となっている。

なお、本発明者は、これより先に、部分再生およびライ
ン単位のアドレス管理を簡単にするため、データの最後
、またはページの最初のＥＯＬ符号を検出して、これに
よりシフトレジスタの動作を停止させ、シリアルパラレ
ル変換器内に１ワードデータが揃ったことを検出して、
これによりシフトレジスタを再起動させることにより、
ワードバンダリとする方法を提案した（特願昭５９−２
４９３２５号明細書参照）。

目　　　　　的 本発明の目的は、このような機能をさらに便利にするた
め、Ｇ３圧縮データをライン単位、ページ単位にワード
バンダリとし、かつ、各ラインごとのワード数および１
ページのライン数の情報を得ることができるデータ処理
方式を提供することにある。

構　　　成 上記目的を達成するため、本発明のデータ処理方式は、
マイクロコンピュータを用いて、画像データを圧縮再生
する処理システムにおいて、圧縮されたデータをシリア
ル変換してシフトレジスタに入力し、該シフトレジスタ
の出力をパラレル変換する際に、ｌワード揃うごとにデ
ータをデータメモリに格納する手段と、上記シフトレジ
スタの内容から走査ラインの終り（ＥＯＬ）およびペー
ジの終り（ＲＴＣ）を検知する手段と、上記１ワード揃
うごとにカウントするアドレスカウンタと、上記１ワー
ド揃うごとにカウントして、上記ＥＯＬが検知されると
リセットされるカウンタと、該カウンタの値を格納する
ラインステータス・メモリと、該ＥＯＬが検知されるご
とにカウントするラインステータス・アドレスカウンタ
とを有し、上記シフトレジスタの出力をパラレル変換す
る際に、１ワードの途中でＥＯＬが検出されたとき、上
記シフトレジスタを停止し、１ワード揃ったとき再動作
させることに特徴がある。

以下、本発明の構成を、実施例により説明する。

第１図は、本発明の一実施例を示すデータ処理回路の構
成図である。

第１図において、１はパラレル・シリアル変換器であっ
て、入力されたパラレルデータをシリアルデータに変換
し順次シフトレジスタ２に送る。

２はシフトレジスタであり、シリアル化されたデータを
展開し、ＥＯＬ、ＲＴＣを検知できるようにする。３は
シリアル・パラレル変換器であって。

シリアルデータをメモリに入力できるように、パラレル
データに揃え、１ワード分揃ったときライトパルスを発
生する。４はデータアドレス・カウンタであり、シリア
ルパラレル変換器３に１ワードのデータが揃うとインク
リメントされて、その値がデータメモリ１０に入力され
、メモリアドレスとなる。５はラインステータス・カウ
ンタであって、シリアルパラレル変換器３に１ワードの
データが揃うとインクリメントされ、ＥＯＬが検知され
るとゼロにリセットされる。これにより、ＥＯＬから次
のＥＯＬの前までのデータのワード数が判定できる。、
６はラインステータス・アドレスカウンタであり、ＥＯ
Ｌが検知されるとインクリメントされ、ラインステータ
ス・メモリ１１に入力されて、メモリアドレスとなる。

７はコントローラであり、データのシフトの途中で、Ｅ
ＯＬ。

ＲＴＣが検知され、シリアルパラレル変換器３にデータ
が揃っていない場合、揃うまでパラレルシリアル変換器
１とシフトレジスタ２を停止させる。

８はＥＯＬデテクタであり、ＥＯＬを検知してフラグを
立てる。９はＲＴＣデテクタであり、　ＲＴＣを検知し
てフラグを立てる。

先ず、入力データがパラレルシリアル変換器１でシリア
ルデータに変換された後、シフ、トレジスタ２で順次シ
フト動作され、シリアルパラレル変換器３に出力される
。シリアルパラレル変換器３に１ワードのデータが揃う
と、シリアルパラレル変換器３はフラグを立てると同時
に、データメモリ１０にそのデータを書込む。シリアル
パラレル変換器３が立てたフラグを見て、データアドレ
ス・カウンタ４とラインステータス・カウンタ５はその
値をインクリメントする。データアドレス・カウンタ４
のインクリメントされた値は、データメモリｌＯに入力
されて、新しいアドレスとなり、またラインステータス
・カウンタ５は、シリアルパラレル変換器３の１ワード
ごとにインクリメントされて、データのワード数をカウ
ントしていく。

ラインステータス・カウンタ５は、この動作の途中でＥ
ＯＬが検出された場合、シリアルパラレル変換器３に１
ワード揃っていれば通常の動作を行い、揃っていなけれ
ばコントローラ７に通知することにより、コントローラ
７がパラレルシリアル変換器１とシフトレジスタ２だけ
を停止させる。

コントローラ７は、常時シリアルパラレル変換器３のフ
ラグが立ったか否かを監視する。

これにより、シフトレジスタ２には、ＥＯＬの頭の部分
の′０”が出たまま停止し、シリアルパラレル変換器３
には　４４　Ｑ　ＩＩが埋められていく。シリアルパラ
レル変換器３に１ワ一ド分のデータが揃ったならば、フ
ラグが立ったことを検出して、コントローラ７はパラレ
ルシリアル変換器１とシフトレジスタ２の停止を解除す
る。これによって、シリアルパラレル変換器３に格納さ
れているデータは、ページ単位でワードバンダリとなる
。

第５図（ａ）、（ｂ）は、第１図におけるシリアルパラ
レル変換器３のデータ配列を示す図である。

（、）はシフトレジスタ２内のシリアルデータであり、
（ｂ）はシリアルパラレル変換器３内のパラレルデータ
である。（ａ）では、最初のＥＯＬはテキスト最初のも
のであり５次のＤＡＴＡは３ワードに分割されており５
次のＥＯＬも２ワードに分割されており、次のＤＡＴＡ
も２ワードに分割されており、３番目のＥＯＬ、および
ＤＡＴＡも２ワードに分割されており、４番目のＥＯＬ
はＲＴＣである。

シリアルパラレル変換器３でＥＯＬを検出したとき、１
ワード揃っていれば処理を続行し、揃っていなければパ
ラレルシリアル変換器１とシフトレジスタ２を停止させ
ることにより、シリアルパラレル変換器３には第５図（
ｂ）に示すように、１ペ一ジ単位でワードバンダリに形
成される。すなわち、最初のＤＡＴＡは３ワード、２番
目のＤＡＴＡも３ワード、３番目のＤＡＴＡは２ワード
。

最後のＲＴＣを形成するＥＯＬは順次数ワードに配列さ
れる。

さらに、シフトレジスタ２の内容からＥＯＬデテクタ８
とＲＴＣデテクタ９がそれぞれＥＯＬとＲＴＣを検出す
ることにより、フラグを立てるので、ＥＯＬデテクタ８
のフラグによりラインステータス・メモリ１１のライト
パルスを作る。これにより、ラインステータスカウンタ
５のデータが、ラインステータス・メモリ１１に記録さ
れ、その後、ラインステータス・アドレスカウンタ６は
インクリメントされ、ラインステータスカウンタ５はリ
セットされる。ラインステータス・メモリ１１には、ワ
ード数が記録される。また、ＲＴＣデテクタ９によりＲ
ＴＣが検知された場合、ＥＯＬ検知の場合と同じ処理が
行われる。つまり、ＲＴＣは、複数個のＥＯＬで構成さ
れているため、ＥＯＬデテクタ８が検知して上記の処理
を行うことになる。この場合には、さらに、ＲＴＣデテ
クタ９からの検出信号によりコントローラ７がページ終
了のフラグを立てることによって、１ページの終りを通
知する。この時、データメモリ１０には。

ページ単位にワードバンダリとされたデータが格納され
ており、ラインステータス・メモリ１１には、１ライン
のワード数が順次記録されている。

ラインステータス・アドレスカウンタ６のカウント値を
見ることによって、１ページのライン数を知ることがで
きる。

第２図（ａ）および（ｂ）は、それぞれ従来と本発明の
メモリ内に格納されたデータの様式図である。

ＣＣＩＴＴのＧ３方式でデータ圧縮されたデータは、第
２図（ａ）に示すように、格納されており、全くワード
バンダリとなっていない。すなわち、１番目のデータと
２番目のデータの区切りが１ワードの途中にあるため、
どこまでが何番目のデータか不明である。第１図の回路
を通すことによって、第２図（ｂ）に示すような様式と
なる。すなわち、データとデータの境界が１ワードの途
中のときには、残りにＦＩＬＬを挿入することにより、
ＥＯＬが必ずワードの最初に位置するようになる。

これで、ライン単位にワードバンダリとなり、ページ単
位にもワードバンダリとなる。さらに、各ラインのワー
ド数と、ライン数の情報も得られる。

第３８（ａ）、（ｂ）は、それぞれ第１図のデータメモ
リとラインステータス・メモリの内容説明図である。

第３図により１部分再生の説明をする。いま。

データメモリ１０には、第３図（ａ）に示すようにデー
タが格納されており、ラインステータスメモリ１１には
、第３図（ｂ）に示すように各ラインのワード数が格納
されているものとする。

例えば、圧縮データの３．４．５番目のラインだけを再
生する場合、各ラインのワード数は（ｂ）に示すように
、第３ライン目に５ワード、第４ライン目に７ワード、
第５ライン目に２ワード格納されているので、（ａ）に
示すデータメモリ１０のうち、第１ライン目と第２ライ
ン目の７ワードを除いた８ワード目から１４ワードだけ
を読み出せばよい。

第４図は、第３図の応用例を示す文書の図である。

第４図に示すような文書があって、上方に文章が記載さ
れ、下方に絵が記載されているとき、下半分の絵だけを
取り出して転送したい場合が頻繁に起こる。そのような
場合には、第３図の説明を参照し、解像度と副走査方向
の長さがわかれば。

必要なラインが何番目であるかが簡単に判別できる。

なお、本実施例においては、エラー受信の検知が可能で
ある。すなわち、ファクシミリ通信では。

ライン数は既知の場合が多いので、ライン数を比較する
ことによって、特定のラインのエラー語を検出すること
ができる。

効　　　果 以上説明したように１本発明によれば、ページ単位、ラ
イン単位にワードバンダリにできるとともに、各ライン
のワード数を知ることができ、かつ１ページのライン数
を知ることもできる。これにより、マイクロコンピュー
タによる処理を容易にすると同時に、部分再生処理を可
能にし、データ処理の高速化と画像処理の容易化を図る
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すデータ処理回路の構成
図、第２図は従来と本発明のメモリ内のデータ様式比較
図、第３図は本発明し；よる部分再生処理の説明図、第
４図は第３図の応用例を示す文書の図、第５図は第１図
のワードバンダリにされたデータの説明図である。 １：パラレルシリアル変換器、２：シフトレジスタ、３
ニジリアルパラレル変換器、４：データアドレスカウン
タ、５ニラインステータスカウンタ、６：ラインステー
タス・アドレスカウンタ、７：コントローラ、８　：　
ＥＯＬデテクタ、９：ＲＴＣデテクタ、１０：データメ
モリ、１１ニラインステータスメモリ。 第　　　１　　　図 第２図 （ａ）　　　　　　　　　　　　　　　Ｌｂ）第　　　
３　　　図 第５図 ：処理後

Claims (1)

【特許請求の範囲】
1. （１）マイクロコンピュータを用いて、画像データを圧
   縮再生する処理システムにおいて、圧縮されたデータを
   シリアル変換してシフトレジスタに入力し、該シフトレ
   ジスタの出力をパラレル変換する際に、１ワード揃うご
   とにデータをデータメモリに格納する手段と、上記シフ
   トレジスタの内容から走査ラインの終り（ＥＯＬ）およ
   びページの終り（ＲＴＣ）を検知する手段と、上記１ワ
   ード揃うごとにカウントするアドレスカウンタと、上記
   １ワード揃うごとにカウントして、上記ＥＯＬが検知さ
   れるとリセットされるカウンタと、該カウンタの値を格
   納するラインステータス・メモリと、該ＥＯＬが検知さ
   れるごとにカウントするラインステータス・アドレスカ
   ウンタとを有し、上記シフトレジスタの出力をパラレル
   変換する際に、１ワードの途中で上記ＥＯＬが検知され
   たとき、上記シフトレジスタの動作を停止させ、１ワー
   ド揃つたとき再動作させることを特徴とするデータ処理
   方式。