JPS61259583A - 半導体磁電変換素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 １　本発明は、使用筒□度範囲が広く、良好な温度特性
をもち、高信頼性であり、しかも高感度かつ低消費電力
の半導体磁電変換素子に関する。

〔従来の技術〕

従来の半導体電磁変換素子で、最も多く用いられている
ＩｎＳｂホール素子には、 り　１００℃以上の温度で使用することがむずかしい。

ｉｉ）真性半導体で抵抗値の温度変化が大きく、放熱の
た□め素子を小さくできない。小さくした場合には、素
子の入力□電圧が十分に印加できず、そめため十分な出
力電圧がとれない。

１ｉｉ）素子の高感度化のため有機の絶縁層を用いてお
り、プロセスが複雑である。

等の問題点があり、その主たる用途は使用条件のゆるい
家電用の小型モーターに限られていた。

゛〔“発明が解決しよ□うとする問題点〕そこで、本発
明の目的は、上記ｉ）〜ｉ　ｉ’ｉ　）の問題を解決し
、 １）良好な放熱構造を有し、 ２）室温で不純物伝導を示す半導体を用い、３）高移動
度半導体の結晶がエピタキシー成長する基板を採用し、 ４）素子面積の微小化ができ、しかも、５）高感度素子
を製作できる。

等の問題を解決するとともに、従来、不可能と思われて
いた、高感度でホール出力の温度特性が極めて良好であ
り、しかも素子の入力抵抗値の低下が高温時でも少なく
、しかも従来と比較して使用温度範囲が広い半導体磁電
変換素子を提供することにある。

本発明の他の目的は、極めて量産性にすぐれ、たとえば
、従来は半導体の製造技術として完成されていない分子
線エピタキシー法等をも用いて製造することが可能であ
り、あるいはワイヤーポンディングもできるように適切
に構成した半導体磁電変換素子を提供することにある。

〔問題点を解決するための手段〕

」二連した目的を達成するために、本発明は、表面を鏡
面研磨されたサファイア基板と、サファイア基板上に形
成されたＡｓを成分として含む■−Ｖ族化合物半導体薄
膜による感磁部とを具備したことを特徴とする。

ここで、前記サファイア基板の表面は、サファイアの結
晶格子面に平行に鏡面研磨されているのが好適である。

さらにまた、■−ｖ族化合物半導体薄膜がＩｎＡｓもし
くはＩｎＡｓにＰまたはＳｂを加えた組成から成るのが
好適である。

〔作　　用〕

本発明において、サファイア基板は半導体薄膜として良
質のものを作製するため、および半導体磁電変換素子の
放熱基体としての効果の両面から必須のものである。

半導体電磁変換素子におけるこの放熱効果は、素子を小
型に構成できる利点を有する。

なお、本発明の半導体磁電変換素子は、ホール素子や磁
気抵抗素子などのように、磁気信号を検出し、電気信号
に変換して出力する素子であって、ホール効果や、磁気
抵抗効果を利用した半導体の磁電変換素子はすべて本発
明の包含する範囲である。さらにまた、これらの効果と
他の効果とを併用した半導体の磁電変換素子ももちろん
本発明の範囲にある。

当然のことであるが、本発明のこのような半導体磁電変
換素子は、通常の半導体素子と同様に、ワイヤーポンデ
ィングし、さらに樹脂モールドによってパッケージする
ことができる。あるいはまた、モールドせずに、セラミ
ックケースに収容することもできる。したがって、本発
明半導体磁電変換素子は、その基本構成が上記のもので
ある限り、その用途、または、ポンディング構造、パッ
ケージ構造やパッシベーション等を種々に変形したもの
であってもよく、それらはすべて本発明の範囲に属する
ものである。

〔実　施　例〕

以下に図面に基づいて本発明の実施例を詳細かつ具体的
に説明する。

第１図（ａ）および（ｂ）は、本発明半導体磁電変換素
子の１例としてのホール素子の構造を示す。

第１図（ａ）は、その素子をワイヤーポンディング電極
の位置で切って示す断面の模式図であり、第１図（ｂ）
はかかる素子を」二面からみた図である。

同図において、１は、サファイアの基板で、素子の駆動
時の熱放散をも担う基体である。２はサファイア基板ｌ
上に結晶成長したＡｓを含む■−ｖ族化合物半導体薄膜
から成るホール素子感磁部であり、その厚さは、０．２
〜１０川重の範囲とするのが好適である。

３は化合物半導体薄［２に取り付けられた外部接続電極
部であり、本例では、ＡｕやＡＩなどの金属層によるワ
イヤーポンディング電極としている。

化合物半導体薄膜２と接する部分には、オーミック接触
をなすＣｕなどによるオーミック電極８１を設け、この
オーミック電極８１の他方の面には、一般に、Ｎｉなと
の中間層８２を介してワイヤーポンディング電極３を配
設する。これらオーミック電極８１と中間層８２とによ
り、感磁部２とワイヤーポンディング電極３とを電気接
続すると共にホール素子電極を形成する。

４はワイヤーポンディング電極３ヘワイヤーポンデイン
グするためのワイヤーである。５はワイヤー４を接続す
るリードである。６はサファイア基板１をアイランド５
１をもつ１つのり一ド５−１１に固定するダイポンド接
着層である。７はエポキシ樹脂などによるモールドであ
り、所定のパッケージ外形にモールドされている。

本発明半導体磁電変換素子は、このような基体となる構
造を有し、特に、素子の基板であるサファイア基板１の
単結晶の結晶面上にエピタキシャル成長させたＡｓを含
む■−Ｖ族の化合物半導体層２を形成し、それにより感
磁部を構成している。

このような本発明の素子は、高温でエピタキシャル成長
させやすく、かつ、高移動度の良質の結晶が得られるサ
ファイアの鏡面研磨面を半導体の結晶成長面として用い
るが、特に、サファイアの格子面に平行に鏡面研磨され
た面を半導体の結晶成長面として用いるのが好ましい。

この面に結晶を成長させた場合には、成長した半導体結
晶の電子移動度が高く、しかも表面が平担であり、表面
に成長した膜は単結晶であり、素子を高感度化しやすい
という実用上の利点を有する。

本発明半導体磁電変換素子における半導体薄膜は、鏡面
研磨されたサファイアの面上に直接に結晶成長によって
形成させたものであり、■族およびＶ族の原子から成る
いわゆる■−ｖ族化合物半導体薄膜であって、しかも、
Ａｓを含む■−ｖ族化合物半導体薄膜である。そのなか
でも、ＩｎＡｓ　。

ＩｎＡｓにリンＰを含む化合物、アンチモンＳｂを含む
化合物、またはＩｎＡｓにＧａを含む化合物等が好まし
い。

なお、これら化合物における組成比は特に限定されない
。ＩｎＡｓに対しても必ずしもＩｎとＡｓの比は１対１
の原子数比でなくしてもよい。これらは、磁電変換素子
の特性を良好なものにするために適当に定めることがで
きるものである。

また、かかる半導体薄膜２には、所要の電子濃度を得る
ために、ドナー原子がドープされていてもよい。そのド
ナー原子としては、通常化合物半導体において用いられ
ている慣例のものでよい。

このようにして形成された化合物半導体薄膜は、単結晶
、多結晶または混晶等でよく、これらのいずれも等しく
好ましく用いられる。しかし、特に好ましいのは単結晶
である。

その半導体簿膜の厚さは、高感度素子を得ることおよび
低消費電力素子を得る必要から１０川蓋以下とするのが
好ましいが、特に好ましい範囲は０・２〜５・０川脂で
ある。

本発明半導体磁電変換素子の表面には、パッシベーショ
ン層として無機質の絶縁層を形成してもよい。あるいは
また、所望に応じて有機−の絶縁層を形成してもよい。

さらにまた、これらの組合せを用いてもよい。

本発明半導体磁電変換素子の電極は、一般に半導体素子
で用いられているものを等しく用いることができる。し
かし、好ましい例は、第１図（ａ）に示したように、オ
ーミック接触電極８１の上に、硬い金属層による中間層
８２を形成し、さらにその上に、ワイヤーポンディング
のためにＡｕ層などのワイヤーポンディング電極３を形
成したものを用いる。

本発明の半導体磁電変換素子のより好適な例として、例
えば、ＩｎＡｓ１膜半導体の例では、オーミック電極８
１としてＣｕを用い、硬い金属層８２としてＮｉを用い
、その上にＡｕ層３を形成した三層の電極構造が□ある
。その場合にＮｉ層を形成する３代りに、Ｃｕを厚付け
して二重構造とすることもできる。

このように、本発明半導体磁電変換素子では、木質的に
多層の電極を用いるのが好適である。

木発明半一体磁□電変換素子では、通常の半導体素子左
向様に、Ａｕワイヤー４によるワイヤーポンディジグを
行い、ついでトランスファーモールド法により樹脂パッ
ケージ７が形成される。ここで、ハンダを用いるリード
ポンディング等を行なっでもよい。この他、所要に応じ
て、セラミックパッケージや、プリント板に直接に接続
したり、あるいはまたワイヤーポンディングして実装す
ることもできる。すなわち、第１図（ａ）および（ｂ）
は、これらを例示的に示しているにすぎず、本発明はこ
の例にのみ限られるものではない。

たとえば、第２図（ａ）および（ｂ）に示す本発明の他
の実施例では、感磁部２のヒに無機質の絶縁層９を配設
し、さらにその上にシリコーン樹脂層を設け、以て感磁
部２の保護を行う。

次に本発明の実施例について述べる。

なお、本発明は、以下の実施例のみならず、前述の如き
半導体磁電変換素子に及ぶことはもちろんである。

実施例１ 鏡面研磨された２インチ角のサファイア基板上に、分子
線エピタキシー法により、厚さ１．０ＪＬｍ　、電子移
動度８，０００ｃｒｎ’　／Ｖ−ｓｅｃのＩｎＡｓ薄膜
を結晶成長させた。

次に、フォトリソグラフィーを応用して、ＩｎＡｓ薄膜
をエツチングして、ホール素子のパターンを形成した。

次に、第１図（ｂ）に示したように、ホール素子パター
ンをもつ感磁部２の端部に電極８を形成した。その電極
８の一部分に、Ａｕを表面に厚さ２ｇｍはど付着させた
ワイヤーポンディング電極３を形成した。

電極８は、Ｃｕによるオーミック電極８１を半導体膜２
であるＩｎＡｓとの接触部に形成し、その厚さを２．０
ｐｍとし、その」−にＮｉによる中間層８２を厚さ２、
ＯｐＬｍはど形成した。

Ａｕからなる電極３を、この電極８の表面に付着させた
。これらの電極８および３は、蒸着法により形成したが
、湿式のメ・フキ法によって作ることも可能である。そ
の場合、手順は若干界るのみである。これら電極および
８のパターン形成は、フォトリソグラフィーを応用して
エツチングまたはリフトオフ等の方法を利用して形成し
た。

このようにして、２インチ角のサファイア基板１上に、
多数のホール素子を形成した。

この多数のホール素子を、グイシングカッターで切断し
、個々のホール素子に切離した。その１個のホール素子
の寸法は、１．１ｍｍ角のチップサイズとした。

ホール素子の電極３とリード５との接続はＡｕのワイヤ
ー４のポンディングによって行なった。

ついで、このホール素子のパッケージングとして、厚さ
が］、８ｍｍで、幅が２．４ｍｍで、長さが２、！３ｍ
ｍの樹脂パッケージ７をトランスファーモールドによっ
て形成した。

本発明半導体磁電変換素子の特性を従来のＩｎＳｂによ
るホール素子と比較した結果を第１表に示す。

第１表 １．１ｍｍ角のチップサイズのホール素子の性能比較Ｚ ここでＩ　ｎＳｂホール素子は、基板としてセラミック
を用い、その表面に厚さ５川田の樹脂層によりＩｎＳｂ
の真空蒸着膜を接着した構造をもつ市販の素子である。

本発明による素子は、かかる従来例と同一のチップサイ
ズであるのにもかかわらず、使用温度範囲が大きくひろ
がり、しかも最大入力端子も大きくできることがわかる
。したがって、本発明によるＩｎＡｓホール素子は、放
熱が極めて良好であることがわかる。

第３図は、本発明によるＩｎＡｓホール素子の温度に対
する抵抗値の変化（実線）を従来のＩｎＳｂホール素子
の場合（破線）と対比して示すものである。本発明では
、高温まで特性の変化が少なく、使用温度の範囲がひろ
がっていることが明らかである。

実施例２ 実施例１で製作したＩｎＡｓ薄膜を用い、サファイア基
板」−に０．５■角のチップサイズでホール素子を作っ
た。このときの電極構成は、実施例１と同一であるが、
すべての電極を湿式メッキ法で形成した。このＩｎＡｓ
ホール素子の特性を従来技術で製作した同一サイズ（（
１，，５＋＋＋ｍ角）のＩｎＳｂホール素子（実施例１
参照）の特性と比較した結果を第２表に示す。

第２表 ０．５ｍｍ角のチップサイズのホール素子の性能比較こ
の場合にも、本発明によるＩｎＡｓホール素子は、最大
入力電圧を大きくとることができ、極めて良好な放熱特
性を示している。これに対して、従来例では、入力電圧
の上限が１ｖとなり、十分なホール出力電圧が得られな
い。

このように、本発明によるＩｎＡｓホール素子は、小型
に構成でき、かつ、使用条件が拡大Ｊれ、従って、従来
の素子よりもすぐれており、しかもＩｎＡｓを使用し、
その膜厚を、本実施例の如く、Ｉｇｍ程度に薄く形成で
き、しかもエピタキシー成長による高電子移動度の膜特
性が得られ、以て高感度のホール素子が製作された。し
かもまた、素子が高感度であるから、消費電力が小さく
ても高出力が得られる。

本実施例のホール素子の出力としては、３ｖの入力電圧
を加えたときに、８０ｍＶ１５００Ｇが得られた。

すなわち、定電圧のホール出力電圧としては、高感度を
もつＩｎＳｂホール素子の出力に近い値が得られるとと
もに、ＩｎＳｂホール素子の使用温度に比較して大きな
使用範囲をもつ高信頼性のホール素子を構成できる。

さらに加えて、本発明では、サファイア基板の表面に半
導体膜が形成されているので、素子のワイヤーポンディ
ング工程での不良も極めて少なく、３，０００　ワイヤ
ーに対して、不良は１本捏度であることも本実施例で確
認された。

〔発明の効果〕

本発明の半導体磁電変換素子は次のような種々の効果を
有する。

（１）サファイア基板の放熱体としての効果と、Ａｓを
含む半導体の抵抗値の温度による低下が少ないという性
質との相乗効果により、従来の素子においては、　１０
０℃が使用温度の上限であったのに対して、本発明では
、　１５０℃まで使用温度範囲が拡大されるとともに、
素子を小型化することができ、これがため、かかる素子
の量産−ヒのメリットが飛躍的に大きくなる。

（２）放熱効果の効率が高められることにより、素子を
高電圧まで駆動できるので、ホール素子九作した場合、
大きな出力が得られるとともに、Ａｓを含む半導体薄膜
の使用によりホール出力の温度変化が小さくおさえられ
、従来にない高性能ホール素子の実現が可能となった。

すなわち、高感度かつ高出力であり、しかも良好な温度
特性をもち、使用温度範囲の広い素子を実現することが
できる。

（３）基板の表面が硬く、その表面に形成された半導体
薄膜の−Ｌに形成されるワイヤーポンディング電極をき
わめて容易に形成することができ、しかもそのポンディ
ングを非常に効果的に行なえるという従来の磁電変換素
子では考えられない効果が得られ、噺産用の磁電変換素
子として最適であり、かつその工業的有用性は極めて大
であることが明らかとなった。

（４）本発明素子の製作プロセスにおいては、サファイ
ア基板の表面上へ特別に絶縁層を形成する等の処理が不
要であり、プロセスが短かくなるという利点がある。　
、 特に本発明の好−な場合である■・Ａ・薄膜をサファイ
ア上に結晶成、長させたホール素子では、高い電子移動
度が得られ、かつ、そのホール出力の温度変化が定電流
駆動でも、定電圧駆動でも同一であるという使用上前例
のないホール素子が得られ、応用範囲が大きく広がるこ
とが期待できる。

このように、本発明によって、工業的大破製造ｌ−の効
果が大であり、しかも特性が良好であり、かつ早産性に
優れ、しかも応用１−の有用性の大なる半導体磁電変換
素子が得られる。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は本発明半導体磁電変換素子
の一例としてのホール素子を示す、それぞれ、断面図お
よび平面図、 第２図（ａ）および（ｂ）は本発明半導体磁電変換素子
の他の例を示す、それぞれ断面図および平面図、 第３図は本発明半導体磁電変換素子の一例としてのホー
ル素子の抵抗値と温度との関係を従来例と対比して示す
特性図である。 ■・・・サファイア基板、 ２・・・Ａｓを含む■−ｖ族化合物半導体層による感磁
部、 ３・・・ワイヤーボンディング電極、 ４・・・ワイヤー、 ５・・・リード、 ６・・・接着層、 ７・・・モールドパッケージ、 ８・・・ホール素子電極、 ９・・・無機質絶縁膜、 ｌＯ・・・シリコーン樹脂層、 ８１・・・オーミック電極、 ８２・・・中間層、 ５１・・・アイランド。 渣　度（０ｃ） ホール素５のｔ医↑九イ直のシ＆度特性図第３図

Claims (1)

1. 【特許請求の範囲】 １）表面を鏡面研磨されたサファイア基板と、該サファ
   イア基板上に形成されたＡｓを成分として含むIII−Ｖ
   族化合物半導体薄膜による感磁部とを具備したことを特
   徴とする半導体磁電変換素子。 ２）前記サファイア基板の表面は、サファイアの結晶格
   子面に平行に鏡面研磨されていることを特徴とする特許
   請求の範囲第１項記載の半導体磁電変換素子。 ３）前記III−Ｖ族化合物半導体薄膜がＩｎＡｓもしく
   はＩｎＡｓにＰまたはＳｂを加えた組成から成ることを
   特徴とする特許請求の範囲第１項または第２項記載の半
   導体磁電変換素子。